世界知的所有権機関 国 際 事 務



特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 G06F 3/06

A1

(11) 国際公開番号

WO99/60471

(43) 国際公開日

1999年11月25日(25.11.99)

(21) 国際出願番号

PCT/JP98/02176

(22) 国際出願日

1998年5月18日(18,05.98) (71) 出願人(米国を除くすべての指定国

株式会社 日立製作所(HITACHI, LTD.)[JP/JP] 〒101-8010 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ) 藤本和久(FUJIMOTO, Kazuhisa)[JP/JP] ✓ 藤林 昭(FUJIBAYASHI, Akira)[JP/JP] •

〒185-8601 東京都国分寺市東恋ケ窪一丁目280番地 株式会社 日立製作所 中央研究所内 Tokyo, (P) 箕輪信幸(MINOWA, Nobuyuki)[JP/JP] 〒256-8510 神奈川県小田原市国府津2880番地 株式会社 日立製作所 ストレージシステム事業部内

Kanagawa, (JP) (74) 代理人

弁理士 小川勝男(OGAWA, Katsuo) 〒100-8220 東京都千代田区丸の内一丁目5番1号 株式会社 日立製作所内 Tokyo, (JP)

CN, JP, KR, US, 欧州特許 (AT, BE, CH, CY, (81) 指定国 DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)

添付公開書類

国際調査報告書


DISC ARRAY CONTROLLER (54)Title:

(54)発明の名称 ディスクアレイ制御装置

(57) Abstract

It has been demanded to develop a large scale memory device system operable without interruption. Further, in order to cope with the recent trend toward open systems, scalability of performance and capacity is needed. Conventionally, internal buses, such as the ones which connect the channel I/F section to the shared memory section and the disc I/F section to the shared memory section, are mounted on one platter, and the package of the channel I/F and so forth are mounted thereon. When the internal buses have failed, the operation of the whole system must be stopped. There is another problem that the performance of the internal buses is fixed. A disc array controller according to the invention comprises an interface platter on which a channel interface section and a disc interface section are mounted, a memory platter on which a shared memory section is mounted, and a cable which connects the interface platter to the memory platter in order to solve the above problems.

1:ディスクアレイ制御装置



1 ... Disc array controller

3 ... memory P/L

4 ... cable

11 ... channel I/F PK

12 ... disc I/F PK

14 ... shared memory PK

160 ... I/P group

本発明は、ディスクアレイ制御装置に関する。

大型の記憶装置システムでは、無停止運転が要求されている。 ま た 、 近 年 の オ ー プ ン 化 に 対 応 す る た め 、 性 能 、 容 量 の ス ケ ー ラビリティが要求されている。

しかし、従来は、チャネルI/F部及びディスクI/F部と 共 有 メ モ リ 部 と の 間 を 接 続 す る 内 部 バ ス 等 は 1 つ の プ ラ ッ タ 上 に実装され、その上にチャネルI/F等のパッケージを実装し て い た た め , 内 部 バ ス の 障 害 時 に は シ ス テ ム 全 体 を 停 止 す る 必 要 が あ っ た 。 ま た 、 内 部 バ ス の 性 能 が 固 定 さ れ る と い う 問 題 が あった。

そ こ で 、 本 発 明 で は 、 上 記 問 題 点 を 解 決 す る た め に 、 チ ャ ネ ルインターフェース部と、ディスクインターフェース部とが実 装 さ れ た イ ン タ ー フ ェ ー ス プ ラ ッ タ と 、 共 有 メ モ リ 部 が 実 装 さ れた上記インターフェースプラッタとは異なるメモリプラッタ と、上記インターフェースプラッタと上記メモリプラッタとを 接続するケーブルとを有するディスクアレイ制御装置を提供す る。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

アラブ首長国連邦 アルバニア アルメニア オーストリア オーストラリア オーストラリア アゼルバイジャン ボズニア・ヘルツェゴビナ バルバドス AU AZ BB BE BF BG ベルギ ブルギナ・ファソ ブルガリア B J B R B Y ベナシル ブラルルシ カナダ 中央アゴー コン/ CCCCCCCCCCCCD スイス コートジボアール カ<u>メ</u>ルーン 中国コスタ・リカ キューバキプロス デンマーク

ドミニカ ドスペインテス フランン ブボス FR GA GB GE 英国 グレナダ グルジア ガーナガンビア ギニア ギニア・ビサオ IDELL イアイステンド イタリンド 日本 ケニア キルログ JP KE KG KP

雄国

·KR

カザフスタン セントルシア リヒテンシュタイン スリ・ランカ リベリア LRSTUVACE レソト リトアニア ルクサインア ラロッコ モルドヴァ モルドヴァル マグドニア旧ユーゴスラヴィア 共和国 マリンゴル M L MN MR MXELOZLT NN NPT

ポルトガルルーマニア

RO

ロシア スーダン スウェーデン シングニール スログアトル スログアトナオネ SL セネガル スワジランド チャード トーゴー SZ トーコー タジキスタン タンザニア トルクメニスタン T J T Z T M YU ZA ZW

明 細 書

ディスクアレイ制御装置

技術分野

5 本発明は、データを分割して複数の磁気ディスク装置に格納 するディスクアレイ装置の制御装置に関する。

背景技術

コンピュータの主記憶の I / O 性能に比べて、 2 次記憶装置 として用いられる磁気ディスク装置を使ったサブシステムの I / O 性能は 3 ~ 4 桁程度小さく、従来からこの差を縮めること、すなわちサブシステムの I / O 性能を向上する努力が各所でなされている。サブシステムの I / O 性能を向上させるための 1 つの方法として、複数の磁気ディスク装置でサブシステムを構 成し、データを分割して複数の磁気ディスク装置に格納する装置、いわゆるディスクアレイと呼ばれるシステムが知られている。

例えば、従来技術では、第2図に示すようにホストコンピュータ101とディスク制御装置5との間のデータ転送を実行す20 る複数のチャネル I / F 部 1 1 1 と、磁気ディスク装置120とディスク制御装置5との間のデータ転送を実行する複数のディスク I / F 部 1 1 2 と、磁気ディスク装置120のデータを一時的に格納するキャッシュメモリ部115と、キャッシュメモリ部115 おお共有メモリ部114を備え、キャッシュメモリ部115 お

2

よび共有メモリ部 1 1 4 は全チャネル I / F部 1 1 1 及び全ディスク I / F部 1 1 2 からアクセス可能な構成となっている。この従来システムでは、チャネル I / F部 1 1 1 及びディスク I / F部 1 1 2 と共有メモリ部 1 1 4、または、チャネル I / F部 1 1 1 及びディスク I / F部 1 1 2 とキャッシュメモリ部 1 1 5 との間は 1 対 1 接続されていた。

また、他の従来技術では、第3回に示すようにホストコンピュータ101とディスク制御装置6間のデータ転送を実行する複数のチャネルI/F部111と、磁気ディスク装置120と10 ディスク制御装置6間のデータ転送を実行する複数のディスクI/F部112と、磁気ディスク装置120のデータを一時的に格納するキャッシュメモリ部115と、キャッシュメモリ部115及びディスク制御装置6に関する制御情報を格納する共有メモリ部114を備え、各チャネルI/F部111及びディス15スクI/F部112と共有メモリ部111及びディスクI/F部112とキャッシュメモリ部115との間は共有バス130で接続され、各チャネルI/F部111及びディスクI/F部112とキャッシュメモリ部115との間は共有バス130により接続されていた。

20 発明の開示

25

5

大型の記憶装置システムは、銀行、証券、電話会社等大企業の中枢となる計算機システムのデータ管理に使用され、その機能として24時間、365日無停止運転を要求されている。また、近年はオープン化対応の要求も増加しており、小規模システムから大規模システムまでをサポートするために、性能、容

3 .

量のスケーラビリティが要求されている。

5

しかし、第2図または第3図に示す従来技術では、各チャネルI/F部111及びディスクI/F部112と共有メモリ部114との間、または、各チャネルI/F部111及びディスクI/F部1112とキャッシュメモリ部115との間を接続する内部バスは1つのプラッタ上に実装され、その上にチャネルI/F、ディスクI/F等のパッケージを実装する形態をとっていた。そのため、内部バスの障害時にはプラッタ自体を交換する必要が生じ、システム全体を停止する必要があった。

10 また、内部バスがプラッタ上に実装されているため、その性能は固定されてします。したがって、小規模システムでは内部バス性能がチャネルI/F、ディスクI/Fの性能に比べ十分すぎてコストパフォーマンスが悪化したり、大規模システムでは内部バス性能が不足して性能がスケーラブルに増加しないという問題が生じていた。

特にコストパフォーマンスに関しては、大型ディスクアレイの市場は装置の価格低下が激しく、装置の規模に見合ったコストパフォーマンスの良い製品が求められている。

そこで、本発明の目的は、第一に、障害保守時にシステム全 20 体を停止させることのない24時間、365日無停止運転のディスクアレイ制御装置を提供すること、第二に、コストパフォーマンスを損なわず、性能、容量にスケーラビリティを持たせたディスクアレイ制御装置を提供することにある。

上記目的は、ホストコンピュータと接続されるチャネルイン 25 ターフェース部と、ディスク装置と接続されるディスクインタ

25

ーフェース部とが実装されたインターフェースプラッタと、制御情報を格納する共有メモリ部が実装されたメモリプラッタと、 上記インターフェースプラッタと上記メモリプラッタとを接続するケーブルとを有するディスクアレイ制御装置により達成される。

また、上記目的は、それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部と、制御情報を格納する共有メモリ部とが実装された複数のプラッタと、上記複数のプラックを接続するケーブルとを有するディスクアレイ制御装置により達成される。

また、上記目的は、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインタフェース部と、上記チャネルインターフェース部と上記 ディスクインタフェース部とを接続する共有バスと、上記共有バスに接続され、上記チャネルインターフェース部及び上記ディスクインタフェース部からの要求を制御する共有バス制御部とが実装されたインターフェースプラッタと、制御情報を格納する共有メモリ部が実装されたメモリプラッタと、上記インターフェースプラッタとを接続するケーブルとを有するディスクアレイ制御装置によって達成される。

上述した本発明のディスクアレイ制御装置にはケーブルを用いているが、ケーブルのコストは高い。また、ケーブルを用いて、高周波でデータ転送を行うとノイズの問題も生じ易い。そこで、本発明の他の目的は、上述の本発明のディスクアレイ制

御装置を筐体に実装する場合において、上記ケーブル長をできるだけ短くすることにある。

上記他の目的は、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、制御情報を格納する共有メモリ部が実装されたメモリプラッタとを有し、上記インターフェースプラッタの実装される向きと、上記メモリプラッタの実装される向きとが異なるディスクアレイ制御装置によって達成される。

10 また、上記他の目的は、それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装された複数のインターフェースプラッタと、制御情報を格納する共有メモリ部が実装されたメモリプラッタとを有し、上記複数のインターフェースプラッタの間に上記メモリプラッタが実装されているディスクアレイ制御装置によって達成される。

また、上記他の目的は、それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部と、制御情報を格納する共有メモリ部とが実装された複数のプラッタを有し、上記複数のプラッタの一のプラッタの上方に、上記複数のプラッタの他のプラッタが実装されているディスクアレイ制御装置によって達成される。

上記目的及び上記他の目的の他の解決手段は、「発明を実施25 するための最良の形態」の項で明らかにされる。

図面の簡単な説明

第1図は、本発明によるディスクアレイ制御装置の実装構成を示す図である。

5 第2図は、従来のディスクアレイ制御装置の構成を示す図である。

第3図は、従来のディスクアレイ制御装置の構成を示す図で ある。

第 4 図 は、 本 発 明 に よ る ディス ク ア レ イ 制 御 装 置 の 構 成 を 示 10 す 図 で あ る 。

第5図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第6図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図である。

15 第7図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第8図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図である。

第 9 図は、本発明によるディスクアレイ制御装置の他の実装 20 構成を示す図である。

第10図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第11図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図。

25 第 1 2 図 は 、 本 発 明 に よ る デ ィ ス ク ア レ イ 制 御 装 置 の 他 の 構

成を示す図。

第 1 3 図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第 1 4 図 は、 本 発 明 に よ る ディ ス ク ア レ イ 制 御 装 置 の 他 の 実 5 装 構 成 を 示 す 図 で あ る。

第 1 5 図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第16図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第17図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第18図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第 1 9 図は、本発明によるディスクアレイ制御装置の他の実 15 装構成を示す図である。

第20図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第21図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

20 第22図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第23図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第 2 4 図は、本発明によるディスクアレイ制御装置の他の実 25 装構成を示す図である。 第25図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第26図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

5 第27図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図である。

第28図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第 2 9 図は、本発明によるディスクアレイ制御装置の他の実 10 装構成を示す図である。

第30図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第31図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第32図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図である。

第33図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第34図は、本発明によるディスクアレイ制御装置の他の構20 成を示す図である。

第35図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第36図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

25 第 3 7 図 は 、 本 発 明 に よ る デ ィ ス ク ア レ イ 制 御 装 置 の 他 の 構

成を示す図である。

第38図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第39図は、本発明によるディスクアレイ制御装置の他の実 5 装構成を示す図である。

第40図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第41図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

10 第 4 2 図 は、 本 発 明 に よ る ディ ス ク ア レ イ 制 御 装 置 の 他 の 構 成 を 示 す 図 で あ る 。

第43図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第 4 4 図は、本発明によるディスクアレイ制御装置の他の実 15 装構成を示す図である。

第45図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第46図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

20 第47図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図である。

第48図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第 4 9 図は、本発明によるディスクアレイ制御装置の他の実 25 装構成を示す図である。 第 5 0 図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第 5 1 図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図である。

5 第 5 2 図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図である。

第 5 3 図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第 5 4 図は、本発明によるディスクアレイ制御装置の他の実 10 装構成を示す図である。

第 5 5 図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第 5 6 図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第57図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第 5 8 図は、本発明によるディスクアレイ制御装置の他の構成を示す図である。

第 5 9 図は、本発明によるディスクアレイ制御装置の他の構 20 成を示す図である。

第 6 0 図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第61図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

25 第 6 2 図 は、 本 発 明 に よ る デ ィ ス ク ア レ イ 制 御 装 置 の 他 の 実

装構成を示す図である。

第63図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第64図は、本発明によるディスクアレイ制御装置の他の構5 成を示す図である。

第65図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第66図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

10 第67図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図である。

第68図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第69図は、本発明によるディスクアレイ制御装置の他の実 15装構成を示す図である。

第70図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第71図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

20 第72図は、本発明によるディスクアレイ制御装置の他の実装構成を示す図である。

第73図は、本発明によるディスクアレイ制御装置の他の実 装構成を示す図である。

第74図は、本発明によるディスクアレイ制御装置の他の実 25 装構成を示す図である。 第75図は、本発明によるディスクアレイ制御装置のプラッタの実装構成を示す図である。

第76図は、本発明によるディスクアレイ制御装置の他のプラッタの実装を示す図である。

5 第77図は、本発明によるディスクアレイ制御装置の筐体の 実装を示す図である。

第78図は、本発明によるディスクアレイ制御装置の他の筐 体の実装を示す図である。

第 7 9 図は、本発明によるディスクアレイ制御装置の他の管 10 体の実装を示す図である。

第80図は、本発明によるディスクアレイ制御装置の他のプラッタ間の接続を示す図である。

第81図は、本発明によるディスクアレイ制御装置のI/F 系のプラッタの実装を示す図である。

第82図は、本発明によるディスクアレイ制御装置のメモリ系のプラッタの実装を示す図である。

第83回は、本発明によるディスクアレイ制御装置の電源の 実装を示す図である。

20 発明を実施するための最良の形態

以下、発明を実施するための最良の形態を、実施例を用いて説明する。

[実施例1]

第1図及び第4図に、本発明の一実施例を示す。

25 第 4 図 は、 本 発 明 に お け る デ ィ ス ク ア レ イ 制 御 装 置 内 の 構 成

13

を示している。ディスクアレイ制御装置1は、チャネルI/F 部 1 1 1、ディスク I / F 部 1 1 2、共有メモリ部 1 1 4、及 び、アクセスパス 0 (1 3 5)を有している。

チャネル I / F 部 1 1 1 1 は、ホストコンピュータとの少なく 5 とも 1 つの I / F、少なくとも 1 つのマイクロプロセッサ、共有メモリ部 1 1 4 への少なくとも 1 つのアクセス回路 (本実施例では 2 つ)、及び、共有メモリ部 1 1 4 への少なくとも 1 つ (本実施例では 2 つ)のアクセスパス I / F (いずれも図示していない)とを有しし、ホストコンピュータ 1 0 1 と共有メモ 10 リ部 1 1 4 間のデータ転送を実行する。

ディスク I / F 部 1 1 2 は、複数の磁気ディスク装置 1 2 0 との少なくとも 1 つの I / F、少なくとも 1 つのマイクロプロセッサ、共有メモリ部 1 1 4 への少なくとも 1 つのアクセス回路(本実施例では 2 つ)、及び、共有メモリ部 1 1 4 への少な 15 くとも 1 つ (本実施例では 2 つ)のアクセスパス I / F (いずれも図示していない)を有し、複数の磁気ディスク装置 1 2 0 と共有メモリ部 1 1 4 間のデータ転送を実行する。

共有メモリ部114は、磁気ディスク装置120へ記録するデータ、そのデータの管理情報、及び、ディスクアレイ制御装20 置1の管理情報を格納するメモリ部と、各I/F部との少なくとも1つ(本実施例では8つ)のアクセスパスI/F(いずれも図示していない)とを有している。

本実施例では2つのチャネルI/F部111及び2つのディスクI/F部112で1つのグループを形成し、I/Fグルー25 プ160と呼ぶ。本実施例では、ディスクアレイ制御装置1が

2つの I / F グループ 1 6 0 を有する。

ここで、 I / F グループ 1 6 0 の 個数は、上記に限定されない。 I / F グループの 個数は、共有メモリ部に繋がるアクセスパス数、チャネル I / F 部及びディスク I / F 部を保守するための管理単位(I / F 部の数)等によって変わる。例えば、ディスクアレイ制御装置の最小構成をひとまとまりとした単位で1つの I / F グループを構成することが考えられる。

第1図は、ディスクアレイ制御装置1を筐体内に実装すると きの構成を示している。第4図に示したチャネル I / F部11 1、ディスク I / F 部 1 1 2、及び共有メモリ部 1 1 4 は、そ 10 れぞれ独立したパッケージである、チャネルI/Fパッケージ (PK) 11、ディスクI/Fパッケージ(PK) 12、及び 共有メモリパッケージ (PK) 14に実装する。そして、チャ ネル I / F P K 1 1 及びディスク I / F P K 1 2 、 すなわち、 I/Fグループ160を1つのI/Fプラッタ (P/L) 2上 15 に実装し、共有メモリPK14を2つまとめて、 I/F P/L 2とは異なる1つのメモリプラッタ(P/L)3上に実装する。 そして、 I / F P / L 2 とメモリ P / L 3 との問を、ケーブル 4により接続する。このケーブル4は、チャネルI/F部11 20 1 またはディスク I / F 部 1 1 2 と, 共有メモリ部 1 1 4 を接 続するアクセスパス0(135)用のケーブルである。

なお、チャネル I / F パッケージ (P K) 1 1 、ディスク I / F パッケージ (P K) 1 2 、及び共有メモリパッケージ (P K) 1 4 を、すべて異なるプラッタに実装してもよい。

25 上記のように各I/F PKをある単位でまとめて1つのI/

F P/L上に実装することで、プラッタの障害時には、該プラッタに実装されているパッケージが分担している部分のみを停止して、該プラッタを交換することが可能となるので、システム全体を停止する必要がなくなる。また、アクセスパス0(133)は、ケーブル4で構成するので、各 I / F P K を実装した I / F P / L 2 の増減に対応して、アクセスパス0(135)を容易に増減することができ、アクセスパス0の性能をスケーラブルに変更することができる。したがって、小規模なシステムまで、コストパフォーマンスを損なつうことなく、性能、容量をスケーラブルに変更することが可能となる。また、システムの規模に見合った価格で製品を提供することが可能となる。

[実 施 例 2]

第31図及び第32図に、本発明の他の実施例を示す。

15 本実施例が、実施例1と異なるのは、第4図の2つの共有メモリ部114の間を、第31図に示すように、アクセスパス2(139)で繋ぎ、二重化した点である。

第32図は、第31図のディスクアレイ制御装置1を筐体に実装する場合の構成を示している。2つの共有メモリ部114 20 をそれぞれ独立した共有メモリPK14上に実装し、その2つの共有メモリPK14をそれぞれ異なるメモリP/L3上に実装する。メモリP/L3間をケーブル2(4-9)で接続し、1つのI/F P/L2と、2つのメモリP/L3との間を、それぞれケーブル4で接続する。ケーブル2(4-9)は、第3 25 1図のアクセスパス2(139)用のケーブルである。

16

かかる構成により、実施例1で説明した効果を得られることは勿論のこと、さらに、共有メモリ部114を二重化しているので、一方の共有メモリPK14またはメモリP/L3に障害が発生した場合でも、もう一方のメモリP/L3に実装されている共有メモリPK14で運転を続けることができる。このため、システムを停止することなく、障害が発生した共有メモリPK14またはメモリP/L3を交換することが可能となる。

本実施例では、共有メモリ部114間をアクセスパス2(139)で接続して二重化したが、チャネルI/F部111ある
10 いはディスクI/F部112から2つの共有メモリ部114へ 二重にデータを書き込む処理をすることによっても二重化が可能である。この場合には、共有メモリ部114間をアクセスパス2(139)で接続しなくてもよい。しかし、アクセスパス2(139)で接続してあれば、2つの共有メモリ部114間で直接データの確認等が可能となるため、信頼性が向上するという効果を得られる。

[実 施 例 3]

5

第45図に、本発明の他の実施例を示す。本実施例も実施例 2と同様に、共有メモリ部114の二重化を実現するものであ 3。すなわち、2つの共有メモリ部114をそれぞれ独立した 共有メモリPK14上に実装し、それらを1つのメモリP/L 3上に実装する。このメモリP/L3は、電源境界300で2 つの領域に分割されており、その2つの領域には、それぞれ独立した電源から電力が供給される。その2つの領域に、それぞ 25 れ1つの共有メモリPK14を実装する。そして、1つの1/

17

F P/L2とメモリP/L3内の2つの領域との間を、ケーブル4で接続する。

これにより、実施例 1 で説明した効果を得られることは勿論のことさらに、メモリ P / L 3 内の電源境界 3 0 0 によって分割されたどちらか一方の領域の共有メモリ P K 1 4 に障害が発生した場合、もう一方の領域に実装されている共有メモリ P K 1 4 で運転を続けることができるため、システムを停止することなしに障害が発生した共有メモリ P K 1 4 を交換することが可能となる。

10 [実施例4]

第17図及び第18図に、本発明の他の実施例を示す。本実施例が実施例1と異なるのは、第17図に示すように、磁気ディスク装置120に記録するデータを格納するキャッシュメモリ部115及びディスクアレイ15 制御装置1に関する制御情報を格納する共有メモリ部114とを物理的に分割し、共有メモリ部114へのアクセスパスa(137)と、キャッシュメモリ部115へのアクセスパスb(138)とを独立させる構成とした点である。

第18図は、第17図のディスクアレイ制御装置1を筐体に
20 実装する場合の構成を示したものである。キャッシュメモリ部
115、及び共有メモリ部114を、それぞれ独立したパッケージであるキャッシュメモリPK15、及び共有メモリPK1
4に実装し、それらをメモリP/L3上に実装する。そして、
1/F P/L2とメモリP/L3間を接続する第1図のケーブ
25 ル4を、共有メモリ部114へのアクセスパスa(137)用

18

のケーブル a (4 - 3)と、キャッシュメモリ部115へのア クセスパス b (138)用のケーブル b (4 - 4)とに分離する。

なお、共有メモリ P K 1 4 とキャッシュメモリ P K 1 5 とを、 5 異なるプラッタ上に実装してもよい。

これにより、実施例 1 で説明した効果を得られることは勿論のこと、さらに、チャネル I / F P K 1 1 、及びディスク I / F P K 1 2 から、キャッシュメモリP K 1 5 、または共有メモリP K 1 4 へのアクセスパスを物理的に独立させることができ、10 キャッシュメモリ部 1 1 5 へのアクセスに関係する障害(キャッシュメモリ部 1 1 5 とそれにアクセスするためのパス等の障害)と共有メモリ部 1 1 4 とそれにアクセスするためのパス等の障害)と共有メモリ部 1 1 4 とそれにアクセスするためのパス等の障害)を区別することが可能となり、お互いに影響を与えることなく、15 独立に保守することが可能となる。

[実施例 5]

20

25

第53図及び第54図に、本発明の他の実施例を示す。本実施例が実施例4と異なるのは、第53図に示すように、2つの共有メモリ部114間をアクセスパスa2(140)で繋ぎ、また2つのキャッシュメモリ部115間をアクセスパスb2(141)で繋ぎ、それらを二重化した点である。

第 5 4 図は、第 5 3 図に示すディスクアレイ制御装置 1 を筐体に実装した場合の構成を示したものである。 2 つの共有メモリ部 1 1 4 及び 2 つのキャッシュメモリ部 1 1 5 をそれぞれ独立した共有メモリ P K 1 4 及びキャッシュメモリ P K 1 5 上に

実装し、1つの共有メモリPKと1つのキャッシュメモリPKとの組をを、1つのメモリP/L3上に実装し、2つのメモリP/L3間を、ケーブルa2(4-10)及びケーブルb2(4-11)で接続する。また、1つのI/F P/L2と2つのメモリP/L3との間を、ケーブルa(4-3)とケーブルb(4-4)で接続する。ケーブルa2(4-10)及びケーブルb2(4-11)は、それぞれアクセスパスa2(140)用及びアクセスパスb2(141)用のケーブルである。

これにより、実施例 4 で説明した効果を得られることは勿論
10 のことさらに、一方の共有メモリ P K 1 4 、キャッシュメモリ
P K 1 5 、またはメモリ P / L 3 に障害が発生した場合、もう
一方のメモリ P / L 3 に実装した共有メモリ P K 1 4 またはキャッシュメモリ P K 1 5 で運転を続けることができるため、システムを停止することなしに障害が発生した共有メモリ P K 1
15 4、キャッシュメモリ P K 1 5、またはメモリ P / L 3 を交換することが可能となる。

本実施例では、共有メモリ部114間をアクセスパスa2(1 4 0)で、キャッシュメモリ部115間をアクセスパス b 2 (1 4 1)で接続して二重化したが、チャネル I / F 部 1 1 1 1 20 またはディスク I / F 部 1 1 2 から、2つの共有メモリ部 1 1 4、または2つのキャッシュメモリ部 1 1 5 へ二重にデータを 書き込む処理をすることによっても二重化が可能である。この 場合には、共有メモリ部 1 1 4 間、キャッシュメモリ部 1 1 5 間を、アクセスパスa2(1 4 0)、またはアクセスパ b 2(25 1 4 1)で接続しなくてもよい。しかし、アクセスパスa2(

20

1 4 0)、またはアクセスパ b 2 (1 4 1)で接続してあれば、 2 つの共有メモリ部 1 1 4 間、または 2 つのキャッシュメモリ 部 1 1 5 間で直接データの確認等が可能となるため、信頼性が 向上する。

5 [実施例6]

第67図に、本発明の他の実施例を示す。本実施例では、第67図に示すように、2つの共有メモリ部114及び2つのキャッシュメモリ部115を、それぞれ独立した共有メモリPK14及びキャッシュメモリPK15上に実装し、それらを、実10 施例3で説明した電源境界300で2つの領域に分割された1つのメモリP/L3上に実装する。その2つの領域に、それぞれ1つの共有メモリPK14とキャッシュメモリPK15とを実装する。そして、1つの1/FP/L2とメモリP/L3内の2つの領域との間を、それぞれケーブルa(4-3)とケーブルb(4-4)とで接続する。本実施例では、かかる構成により、共有メモリ部114及びキャッシュメモリ部115を二重化している。

これにより、実施例 4 で説明した効果を得られることは勿論のこと、さらに、メモリ P / L 3 内の電源境界 3 0 0 によって20 分割されたどちらか一方の領域の共有メモリ P K 1 4 、またはキャッシュメモリ P K 1 5 に障害が発生した場合、もう一方の領域に実装されている共有メモリ P K 1 4 及びキャッシュメモリ P K 1 5 で運転を続けることができるため、システムを停止することなしに障害が発生した領域に実装されている共有メモ25 リ P K 1 4 、またはキャッシュメモリ P K 1 5 を交換すること

が可能となる。

「実施例7]

第5図に、本発明の他の一実施例を示す。

第 5 図に示すディスクアレイ制御装置 1 は、チャネルI/F 8 1 1 1 1 及びディスクI/F部11 2 と、それらを接続する 2 本の共有バス 0 (3 1) と、共有メモリ部 1 1 4 と、共有メモリ部 1 1 4 間を接続する 2 本の共有バス 1 (3 2) と、共有バス 0 (3 1) と共有バス 1 (3 2) とを接続するための共有バス間接続制御部 1 4 0 と、アクセスパス 0 (1 3 5) とを有している。

チャネル I / F 部 1 1 1 は、ホストコンピュータとの少なくとも 1 つの I / F と、少なくとも 1 つのマイクロプロセッサと、共有メモリ部 1 1 4 への少なくとも 1 つのアクセス回路 (本実施例では 2 つ)と、共有バス 0 (3 1)との少なくとも 1 つ (本実施例では 2 つ)の I / F (いずれも図示していない)とを有し、ホストコンピュータ 1 0 1 と共有メモリ部 1 1 4 間のデータ転送を実行する。

ディスク I / F 部 1 1 2 は、複数の磁気ディスク装置 1 2 0 との少なくとも 1 つの I / F と、少なくとも 1 つのマイクロプ 20 ロセッサと、共有メモリ部 1 1 4 への少なくとも 1 つのアクセス回路 (本実施例では 2 つ)と、共有バス 0 (3 1)との少なくとも 1 つ (本実施例では 2 つ)の I / F (いずれも図示していない)とを有し、複数の磁気ディスク装置 1 2 0 と共有メモリ部 1 1 4 間のデータ転送を実行する。

25 共有メモリ部 1 1 4 は、磁気ディスク装置 1 2 0 へ記録する

22

データ、そのデータの管理情報、及び、ディスクアレイ制御装置の管理情報を格納するメモリ部と、共有バス1 (32) との少なくとも1つ (本実施例では2つ)の I / F (いずれも図示していない)とを有している。

- 5 1本の共有バスには1つの共有バス間接続制御部140を接続する。また、共有バス1 (32) に繋がる共有バス間接続制御部140は、所属I/Fグループ160が異なる2つの共有バス間接続制御部140から1本ずつ、計2本のアクセスパス0 (135) を有する。
- チャネルI/F部111またはディスクI/F部112から 10 共有メモリ部114ヘアクセスする場合、チャネル1/F部1 1 1 、または、ディスク I / F 部 1 1 2 内の S M アクセス 回 路 (図示していない) は、共有バス 0 (31) の使用権を獲得し た後、共有バス0(31)に繋がる共有バス間接続制御部14 15 0 ヘアクセスし、共有バス1 (32) へのアクセス要求を伝え る。共有バス間接続制御部140は、共有バス1(32)に繋 がる共有バス間接続制御部140ヘアクセス要求を送出する。 共有バス1 (32)に繋がる共有バス間接続制御部140は、 共有バス1(32)に繋がる共有バス間接続制御部140に接 20 続 さ れ て い る 異 な る 2 つ の 共 有 バ ス 間 接 続 制 御 部 1 4 0 か ら 、 アクセス要求があった場合には、その内の1つをアービトレー ションにより選択した後、共有バス1(32)の使用権を獲得 する。 使 用 権 獲 得 後 、 共 有 バ ス 1 (3 2) に 繋 が る 共 有 バ ス 間 接 続 制 御 部 1 4 0 は 、 ア ク セ ス 要 求 を 共 有 メ モ リ 部 へ 送 出 す る 。
- 25 本 実 施 例 で は 2 つ の チャ ネ ル I / F 部 1 1 1 及 び 2 つ の ディ

スク I / F 部 1 1 2 、 2 本の共有バス 0 (3 1)、及び 2 つの 共有バス間接続制御部 1 4 0 で 1 つのグループを形成する。以 下、このグループを I / F グループ 1 6 0 と呼ぶ。本実施例で は、ディスクアレイ制御装置 1 を 2 つの I / F グループ 1 6 0 により構成している。

ここで、 I / F グループの個数は上記に制限されない。チャネル I / F 部及びディスク I / F 部を保守するための管理単位(I / F 部の数)等によって、上記個数は変わる。例えば、ディスクアレイ制御装置の最小構成をひとまとまりとした単位で10 1つの I / F グループを構成することが考えられる。また、本実施例では、共有バスの(31)を2本にしたが、1本にしてもよい。しかし、共有バスを2本にすることにより、共有メモリ部114へのアクセスパスが冗長化され、耐障害性が向上する。

第5図に示したディスクアレイ制御装置1を筐体内に実装するときの構成は、実施例1で説明した、第1図に示す構成と同様である。実施例1の場合と異なるのは、I/F P/L2上に共有バス0(31)を配線し、共有バス間接続制御部140を直接実装する点、1つのメモリプラッタP/L上に共有バス1
 (32)を配線し、共有バス間接続制御部140を直接実装する点である。

かかる構成による利点は、次のとおりである。すなわち、ア クセスパスをケーブルで構成すると、それをプラッタ上に直接 実装する場合に比べ、コストが高くなる。また、数本のケーブ ルを用いて、高い周波数でデータ転送を行う場合には、それら

24

のケーブル長を高精度でそろえないと、ノイズの発生原因とな る。実施例1で説明したディスクアレイ制御装置のように、チ ャネルI/FPk11及びチャネルI/FPK12と、共有メ モリPK14との間のアクセスパス0をすべてケーブルを用い て構成するほうが、スケーラビリティの面では有利である。し 5 かし、上述のように、ケーブルを多用することは、コスト及び 実装の面で不利な場合がある。そこで、本実施例では、 I/F P/L2上に共有バス0(31)を配線し、共有バス間接続制 御部140を直接実装し、1つのメモリプラッタ P / L上に共 有バス1 (32) を配線し、共有バス間接続制御部140を直 10 接実装することにより、実施例1のディスクアレイ制御装置よ りも使用するケーブルの本数を減らしている。これにより、従 来技術よりはスケーラビリティの面で有利であり、かつ、実施 例1で説明したディスクアレイ制御装置よりもコスト及び実装 の面で有利なディスクアレイ制御装置を提供することができる。 15 さらに、本実施例では、共有バス0(31)及び共有バス1 (32) と、それらに接続される共有バス間接続制御部140 を二重化しているので、1つのチャネル I / F部111または ディスクI/F部112から1つの共有メモリ部114へのア クセスルートを2つ有することとなる。したがって、本実施例 20 では、第1図に示した1本のケーブル4を2本に分け、二重化 したアクセスパス0(135)用に1本ずつ割り当てることが できる。これにより、二重化したアクセスパス0(135)の 一 方 に 障 害 が 発 生 し た 場 合 で も 、 他 方 の ア ク セ ス パ ス 0 (1 3 5) を使用してシステムの運転を続行できる。そして、その間 25

に障害が発生したアクセスパス 0 (1 3 5) 用のケーブル 4 を 交換することが可能となる。

[実 施 例 8]

第34図に、本発明の他の実施例を示す。第34図に示すデ
5 ィスクアレイ制御装置1では、2本の共有バス1 (32) に繋
がる2つの共有メモリ部114と、2つの共有バス間接続制御
部140とで、1つのグループを形成し、そのグループ2つで
共有メモリを構成する。一方のグループ内の2つの共有メモリ
部114と、他方のグループ内のそれらとを、それぞれアクセ
コロスパス2 (139) で繋ぎ、二重化する。すなわち、本実施例
は、実施例7で説明した第5図に示す上記共有メモリ部114
のグループを二重化したものである。

第 3 4 図に示すディスクアレイ制御装置1 を筐体に実装した 場合の構成は、実施例2で説明した、第32図に示す構成と同 様である。ただし、第34図に示す4つの共有メモリ部114 15 は、それぞれ独立した共有メモリPK14上に実装され、その 共有メモリPK14は、上記共有メモリ部114のグループ毎 に、それぞれ異なるメモリP/L3上に実装される。したがっ て、本実施例では、1つの上記グループは、2つの共有メモリ 部114を有しているので、1つのメモリP/L3には、2つ 20 の共有メモリPK14が実装されることになる(第32図には、 1 枚の共有メモリPK14しか図示していない)。この点で、 本 実 施 例 は 、 実 施 例 2 と 相 違 す る 。 ま た 、 メ モ リ P / L 3 上 に は共有バス1(32)を配線し、2つの共有バス間接続制御部 1 4 0 を 直 接 実 装 (い ず れ も 図 示 し て い な い) す る 点 で も 、 本 25

26

実施例と実施例2とは相違する。

これにより、実施例2及び実施例7で説明した効果を得ることができる。

本実施例では、共有メモリ部114間をアクセスパス2(1 3 9)で接続して二重化するとしたが、チャネル I / F 部 1 1 1 またはディスク I / F 部 1 1 2 から二重化された 2 つの共有 メモリ部 1 1 4 へ二重にデータを書き込む処理をすることによっても二重化が可能であり、この場合には、共有メモリ部 1 1 4 間をアクセスパス2(1 3 9)で接続しなくてもよい。しか 10 し、アクセスパス2(1 3 9)で接続してあれば、2つの共有 メモリ部 1 1 4 間で直接データの確認等が可能となるため、信 類性が向上する。

また、上記共有メモリ部114のグループの実装は、実施例3で説明した第45図と同様にしてもよい。すなわち、それぞ15 れ独立した電源から電力が供給され、電源境界300で分割されたメモリP/L3の2つの領域に、それぞれ1つの上記共有メモリ部114のグループを実装する。

これにより、メモリ P / L 3 内の電源境界 3 0 0 によって分割されたどちらか一方の領域の共有メモリ P K 1 4 に障害が発20 生しても、もう一方の領域に実装されている共有メモリ P K 1 4 で運転を続けることができるため、システムを停止することなしに障害が発生した共有メモリ P K 1 4 を交換することが可能となる。

[実施例 9]

25 第20図に、本発明の他の実施例を示す。本実施例は、実施

例 7 で 説 明 し た 第 5 図 の デ ィ ス ク ア レ イ 制 御 装 置 1 に お い て 、 実施例4で説明したのと同様に、キャッシュメモリ部と共有メ モリ部とを物理的に分割する。また、本実施例では、第5図の 共有バス0(31)を、磁気ディスク装置120のデータを転 送する共有バスb0(35)と、キャッシュメモリ部115及 びディスクアレイ制御装置1に関する制御情報を転送する共有 バスa0(33)に分割し、チャネルI/F部111及びディ スク I / F 部 1 1 2 を 、 共 有 バ ス a O (3 3) と 共 有 バ ス b O (35) の両方に接続する。さらに、第5図の共有バス1(3 2) を、磁気ディスク装置120のデータを転送する共有バス 10 b 1 (36) と、キャッシュメモリ部115及びディスクアレ イ制御装置1に関する制御情報を転送する共有バスa1 (34) に分割し、キャッシュメモリ部115を共有バスb1(36) に 、 共 有 メ モ リ 部 1 1 4 を 共 有 バ ス a 1 (3 4) に そ れ ぞ れ 接続する。そして、共有バスa0(33)と共有バスa1(3 15 4) との間、及び共有バスb0(35)と共有バスb1(36) との間を、共有バス間接続制御部140を介して、それぞれ、 アクセスパスa(137)、及びアクセスパスb(138)で 接続する。

第20図に示すディスクアレイ制御装置1を筐体に実装した場合の構成は、実施例4で説明した第18図と同様の構成になる。ただし、第20図の2つのキャッシュメモリ部115、及び2つの共有メモリ部114は、それぞれ独立したパッケージである2つのキャッシュメモリPK15、及び2つの共有メモリPK15、及び2つの共有メモリPK14に実装され、それらはメモリP/L3上に実装され

る。メモリ P / L 3 上には、共有バス a 1 (3 4) と共有バス b 1 (3 6) とを配線し、共有バス間接続制御部 1 4 0 を直接 実装する (いずれも図示していない)。 I / F P / L 2 上には、共有バス a 0 (3 3) と共有バス b 0 (3 5) を配線し、共有 バス間接続制御部 1 4 0 を直接実装する (いずれも図示していない)。また、 I / F P / L 2 とメモリ P / L 3 間を接続する ケーブルを、第 2 0 図に示す共有メモリ部 1 1 4 へのアクセスパス a (1 3 7) 用のケーブル a (4 - 3) と、第 2 0 図に示すキャッシュメモリ部 1 1 5 へのアクセスパス b (1 3 8) 用 のケーブル b (4 - 4) とに分離する。

これにより、実施例7で説明した効果を得られることは勿論のこと、さらに、チャネルI/F PK11、及びディスクI/F PK12から、キャッシュメモリPK15、または共有メモリPK12から、キャッシュメモリアクセスが物理的に独立しているので、キャッシュメモリ部115へのアクセスに関係する障害(キャッシュメモリ部115とそれにアクセスするための共有バストの(35)、共有バスト(36)、共有バス間接続制御部14の、アクセスパスト(138)等の障害)と、共有メモリ部114とそれにアクセスするための共有バストの(33)、共有バスト(34)、共有バストである時害(共有メモリ部114とそれのアクセスに関係する障害(共有メモリ部114とそれのアクセスは関係する障害(共有メモリ部114とそれのアクセスするための共有バストのであるである。

[実施例10]

25 第 5 6 図 に 、 本 発 明 の 他 の 実 施 例 を 示 す 。 本 実 施 例 で は 、 第

5 6 図に示すように、 2 本の共有バス a 1 (3 4) に繋がる 2 つの共有メモリ部114と2つの共有バス間接続制御部140 とを1つのグループとして、その2つのグループで共有メモリ を構成する。そして、一方のグループ内の2つの共有メモリ部 114と、他方のグループ内のそれらとを、それぞれアクセス 5 パスa2 (140) で繋ぎ、二重化する。また、2本の共有バ ス b 1 (36) に繋がる2つのキャッシュメモリ部115と2 つの共有バス間接続制御部140とを1つのグループとして、 その2つのグループでキャッシュメモリを構成する。そして、 一方のグループ内の2つのキャッシュメモリ部115と、他方 10 のそれらとをアクセスパスb2(141)で繋ぎ、二重化する。 すなわち、本実施例は、実施例9で説明した、第20図に示 す共有メモリ部 1 1 4 のグループ及びキャッシュメモリ部 1 1 5のグループを、それぞれ二重化したものである。

第56図のディスクアレイ制御装置1を筐体に実装した場合の構成は、実施例5で説明した第54図と同様である。ただし、第56図に示した4つの共有メモリ部114及び4つのキャッシュメモリ部115は、それぞれ独立した共有メモリPK14及びキャッシュメモリPK15上に実装され、1つの共有メモリPK15上に実装され、1つの共有メモルのグループが、1つのメモリP/L3上に実装される。また、メモリP/L3上に共有バスa1(34)と共有バスb1(36)を配線し、4つの共有バス間接続制御部を直接実装する。また、I/F P/L2上には、共有バスa0(33)と共有バスb0(35)とを配線し、共有バス間接続制御部140を直接実装する(いず

25

れも図示していない)。メモリP/L3間を、ケーブルa2(4-10)及びケーブルb2(4-11)で接続する。1つの I/F P/L 2 と、2つのメモリP/L3との間を、ケーブル a(4-3)とケーブルb(4-4)で接続する。ケーブルa 2(4-10)は第56図のアクセスパスa2(140)用、 ケーブルb2(4-11)は第56図のアクセスパスb2(1 41用)のケーブルである。

これにより、実施例5及び実施例9で説明した効果を得ることができる。

10 本実施例では、共有メモリ部114間をアクセスパスa2(1 40)で、またキャッシュメモリ部115間をアクセスパス b 2 (1 41)で接続することにより二重化したが、チャネル 1 / F 部 1 1 1 あるいはディスク I / F 部 1 1 2 から二重化された 2 つの共有メモリ部 1 1 4 、または 2 つのキャッシュメモ 15 リ部 1 1 5 へ二重にデータを書き込む処理をすることによっても二重化が可能である。この場合には、共有メモリ部 1 1 4 間、またはキャッシュメモリ部 1 1 5 間をアクセスパスa2(1 4 0)、またはアクセスパ b 2 (1 4 1)で接続しなくてもよい。 しかし、接続してあれば、2 つの共有メモリ部 1 1 4 間、また

また、共有メモリ部 1 1 4 のグループ及びキャッシュメモリ部 1 1 5 のグループを第 6 7 図のように実装してもよい。すなわち、共有メモリ部 1 1 1 4 及びキャッシュメモリ部 1 1 5 を、それぞれ独立した共有メモリ P K 1 4 及びキャッシュメモリ P

K15上に実装する。これらを、それぞれ独立した電源から電力が供給され、電源境界300で分割されたメモリ P / L3上の2つの領域に実装する。そして、I / F P / L2と、メモリ P / L3内の2つの領域との間を、ケーブルa (4-3)とケーブルb (4-4)とで接続する。この場合、メモリ P / L3の1つの領域内の共有メモリ P K 1 4 及びキャッシュメモリ P K 1 5 の数はそれぞれ 2 枚となる(第67図ではそれぞれ 1 枚しか図示していない)。

これにより、メモリ P / L 3 内の電源境界 3 0 0 によって分 10 割されたどちらか一方の領域の共有メモリ P K 1 4、またはキャッシュメモリ P K 1 5 に障害が発生した場合、もう一方の領域に実装されている共有メモリ P K 1 4、またはキャッシュメモリ P K 1 5 で運転を続けることができるため、システムを停止することなしに障害が発生した共有メモリ P K 1 4、またはキャッシュメモリ P K 1 5 を交換することが可能となる。

[実施例11]

第6図及び第7図に、本発明の他の実施例を示す。

第 7 図は、本発明におけるディスクアレイ制御装置内の構成を示している。ディスクアレイ制御装置1は、チャネルI/F
20 部 1 1 1 、ディスクI/F部 1 1 2 、セレクタ部 1 1 3 、共有メモリ部 1 1 4 、アクセスパス 0 (1 3 5)、及びアクセスパス 1 (1 3 6)とを有している。

チャネル I / F 部 1 1 1 、ディスク I / F 部 1 1 2 、及び共有メモリ部 1 1 4 の構成は、実施例 1 で説明した構成と同様で25 ある。

セレクタ部113には、2つのチャネルI/F部111、2 つのディスクI/F部112からそれぞれ1本ずつ、計4本の アクセスパス0(135)が接続される。また、セレクタ部1 13には、2つの共有メモリ部114へのアクセスパス1(1 3 6) を 1 本ずつ、計 2 本が接続される。これら 1 つのセレク 5 タ部113と、それに繋がる2つのチャネル I / F部111及 び2つのディスク I / F 部 1 1 2 とで 1 つのグループを形成す る。以下、このグループをセレクタグループ150と呼ぶ。本 実施例では、ディスクアレイ制御装置1は、2つのセレクタグ ループ150と、2つの共有メモリ部114とを有している。 10 上記のようなアクセスパス数の関係があるため、セレクタ部1 13ではチャネルI/F部111及びディスクI/F部112 からの4本のアクセスパス0(135)からの要求の内、共有 メモリ部114へのアクセスパス1(136)の数に相当する 2個だけを選択して実行する。 15

ここで、1つのセレクタ部113から共有メモリ部114へ接続されるアクセスパス1 (136)の数を、チャネルI/F部111及びディスクI/F部112から1つのセレクタ部113に接続されるアクセスパス0 (135)の数より少なくし、20 チャネルI/F部111とディスクI/F部112の合計数よりもセレクタ部113の数が少なくなるように上記個数を設定することが重要である。これにより、それぞれの共有メモリ部114へ接続されるアクセスパス数を削減することができるので、使用するケーブルの本数を削減でき、コスト面、実装面で25 有利だからである。また、共有メモリ部のLSIピンネック及

びパッケージのコネクタネックを解消することができるからである。

なお、 I / F グループ内のチャネル I / F 部及びディスク I / F 部の数は、それらを保守するための管理単位 (I / F 部の 数) 等によって変わる。例えば、ディスクアレイ制御装置の最小構成をひとまとまりとした単位で1つの I / F グループを構成することが考えられる。

第 6 図は、ディスクアレイ制御装置 1 を筐体に実装するとき の構成を示している。

第7図に示したチャネルI/F部111、ディスクI/F部 10 1 1 2、セレクタ部 1 1 3、及び共有メモリ部 1 1 4 は、それ ぞれ独立したパッケージである、チャネルI/Fパッケージ(PK) 11、ディスク I / F パッケージ (PK) 12、セレク タパッケージ (РК) 13、共有メモリパラケージ (РК) 1 4に実装する。セレクタグループ150を1つの I / Fプラッ 15 タ (P / L) 2 上に実装し、共有メモリ P K 1 4 を 2 つまとめ て、 I/F P/L2とは異なる1つのメモリプラッタ(P/L) 3 上に実装する。そして、I/F P/L2とメモリP/L3 との間を、ケーブル1 (4-2)で接続する。このケーブルは、 第7図に示したアクセスパス1(136)用のケーブルである。 20 ここでは、セレクタ部113をセレクタPK13上に実装す るとしたが、セレクタ部113をパッケージ上に実装せず、第 8 図に示すように、 I / F P / L 2 のパッケージを実装する面 と反対の面(図では裏面)に実装しても本実施例を実施する上

で問題はない。これにより、セレクタPK13の幅だけI/F

P/L2の幅を狭めることが可能となり、ディスクアレイ制御装置1の筐体を小さくすることが可能となる。

かかる構成により実施例1で説明した効果を得ることができるとともに、さらに、セレクタ部113を設けることにより、 5 共有メモリ部114へ接続されるアクセスパス数を削減することができので、使用するケーブルの本数を削減でき、コスト面、 実装面で有利となる。また、共有メモリ部のLSIピンネック 及びパッケージのコネクタネックを解消することができる。

以下、本実施例の変形例を示す。

第37図は、実施例2と同様に、2つの共有メモリ部114間をアクセスパス2(139)で繋ぎ、キャッシュメモリ部を二重化したものを示している。第38図は、第37図のディスクアレイ制御装置1を筐体に実装した場合の構成を示したものである。第37図の2つの共有メモリ部114をそれぞれ独立した共有メモリPK14上に実装し、2つの共有メモリPK14をそれぞれ異なるメモリP/L3上に実装する。メモリP/L3間を、ケーブル2(4-9)で接続し、1つの1/F P/L2と2つのメモリP/L3との間を、ケーブル1(4-2)で接続する。ケーブル2(4-9)は、第37図のアクセスパ20 ス2(139)用のケーブルである。

これにより、実施例2で説明した効果を得ることができる。 本実施例では、共有メモリ部114間をアクセスパス2 (1

3 9) で接続して二重化するとしたが、チャネル I / F 部 1 1 1、ディスク I / F 部 1 1 2、またはセレクタ部 1 1 3 から二重化された 2 つの共有メモリ部 1 1 4 へ二重にデータを書き込

む処理をすることによっても二重化が可能である。この場合には、共有メモリ部114間をアクセスパス2(139)で接続しなくてもよい。しかし、アクセスパス2(139)で接続してあれば、2つの共有メモリ部114間で直接データの確認等が可能となるため、信頼性が向上する。

この場合も、第40図に示すように、セレクタ部113を I / F P / L 2 のパッケージを実装する面と反対の面(図では裏面)に実装してもよい。

5

第47図のように、2つの共有メモリ部114を実装するこ 10 とによっても、共有メモリ部114の二重化が可能である。す なわち、2つの共有メモリ部114を、それぞれ独立した共有 メモリPK14上に実装し、それらを、実施例3と同様に、電 源境界300で2つの領域に分割されたメモリP/L3上に実 装する。

15 これにより、実施例3で説明した効果を得ることができる。

この場合も、第49図に示すように、セレクタ部113をI/F P/L2のパッケージを実装する面と反対の面(図では裏面)に実装してもよい。

第23図は、磁気ディスク装置120に記録するデータを格20 納するキャッシュメモリ部115と、キャッシュメモリ部11 5及びディスクアレイ制御装置1に関する制御情報を格納する 共有メモリ部114とに物理的に分割し、キャッシュメモリ部 115に繋がるセレクタ(CMセレクタ部123)と、共有メ モリ部114に繋がるセレクタ(SMセレクタ部113)を物 25 理的に独立させ、共有メモリ部114へのアクセスパスaO(

36

131)及びアクセスパスa1 (132)と、キャッシュメモリ部115へのアクセスパスb0 (133)及びアクセスパスb1 (134)とを独立させた変形例である。

第24図は、第23図のディスクアレイ制御装置1を筐体に 実装した場合の構成を示す。SMセレクタ部113及びCMセレクタ部123をそれぞれ独立したパッケージ、SMセレクタパッケージ(PK)13及びCMセレクタパッケージ(PK)23に実装する。また、キャッシュメモリ部115及び共有メモリ部114を、それぞれ独立したパッケージ、キャッシュメモリ部115及び共有メモリP/L3上に実装する。図24では、第6図に示したI/FP/L2とメモリP/L3間を接続するケーブル1(4-2)を、共有メモリ部114へのアクセスパスa1(132)用のケーブルa1(4-7)と、キャッシュメモリ部115へのアクセスパスb1(134)用のケーブルb1(4-8)とに分離している。

これにより、チャネル I / F P K 1 1 、及びディスク I / F P K 1 2 から、キャッシュメモリ P K 1 5 、または共有メモリ P K 1 4 へのアクセスパスを物理的に独立させることができ、20 キャッシュメモリ部 1 1 5 へのアクセスに関係する障害(キャッシュメモリ部 1 1 5 とそれにアクセスするためのセレクタ部 (C M セレクタ部) 1 2 3、アクセスパス b 0 (1 3 3)、アクセスパス b 1 (1 3 4)等の障害)と、共有メモリ部 1 1 4 へのアクセスに関係する障害(共有メモリ部 1 1 4 とそれにアクセスするためのセレクタ部(S M セレクタ部) 1 1 3、アク

37

セスパス a 0 (1 3 1)、アクセスパス a 1 (1 3 2)等の障害)とを区別することが可能となり、お互いに影響を与えることなしに、独立に保守することが可能となる。

この場合も、第26図に示すように、 S M セレクタ部113 5 及び C M セレクタ部123を I / F P / L 2 のパッケージを実 装する面と反対の面(図では裏面)に実装してもよい。

第 5 9 図は、2 つの共有メモリ部 1 1 4 間をアクセスパス a 2 (1 4 0)で繋ぎ、また 2 つのキャッシュメモリ部 1 1 5 間をアクセスパス b 2 (1 4 1)で繋ぎ、それぞれを二重化した変形例である。

第60図は、第59図のディスクアレイ制御装置1を筐体に実装した場合の構成を示している。第59図では、実施例5のように、2つの共有メモリ部114及び2つのキャッシュメモリ部115をそれぞれ独立した共有メモリPK14及びキャッ15シュメモリPK15上に実装し、メモリP/L3上に、1つの共有メモリPK14と1つのキャッシュメモリPK15とを実装し、2つのメモリP/L3間を、ケーブルa2(4-10)及びケーブルb2(4-11)で接続する。また、1つのI/FP/L2と2つのメモリP/L3との間を、ケーブルa1(4-7)とケーブルb1(4-8)とで接続する。ケーブルa2(4-11)は、それぞれ第59図のアクセスパスa2(140)用、アクセスパスb2(141)用のケーブルである。

これにより、実施例5に説明した効果を得ることができる。

25 第 5 9 図 及 び 第 6 0 図 で は 、 共 有 メ モ リ 部 1 1 4 間 を ア ク セ

38

スパスa2(140)で、またキャッシュメモリ部115間をアクセスパスb2(141)で接続して二重化するとしたが、チャネルI/F部111、ディスクI/F部112、またはSMセレクタ部113若しくはCMセレクタ部123から、二重ケークを書き込む処理をすることによっても二重化が可能である。この場合は、共有メモリ部114間、またはキャッシュメモリ部115間をアクセスパスa2(140)、またはアクセスパカ2(141)で接続しなくてもよい。しかし、アクセスパスa2(140)、またはアクセスパスa2(140)、またはアクセスパスa2(140)、またはアクセスパスa2(140)、またはアクセスパスa2(140)、またはアクセスパスa2(141)で接続してあれば、2つの共有メモリ部114間、または2つのキャッシュメモリ部115間で直接データの確認等が可能となるため、信頼性が向上する。

この場合も、第62図に示すように、 S M セレクタ部113 15 及び C M セレクタ部123をI/F P/L2のパッケージを実 装する面と反対の面(図では裏面)に実装してもよい。

第69図は、2つの共有メモリ部114及び2つのキャッシュメモリ部115を、実施例6と同様に実装した変形例である。すなわち、それぞれ独立した共有メモリPK14及びキャッシュメモリPK15上に実装し、それらを、電源境界300で2つの領域に分割したメモリP/L3に実装する。

20

これにより、実施例6で説明した効果を得ることができる。

この場合も、第71回に示すように、 SMセレクタ部113 及びCMセレクタ部123をI/F P/L2のパッケージを実 25 装する面と反対の面(図では裏面)に実装してもよい。

39

[実施例12]

第9図及び第10図に、本発明の他の一実施例を示す。

第10図は、本発明におけるディスクアレイ制御装置内の構成を示している。ディスクアレイ制御装置1は、チャネルI/F部111、ディスクI/F部112、セレクタ部113、共有メモリ部114と、アクセスパス0(135)、アクセスパス1(136)とを有している。これらの構成は、実施例11で説明しものと基本的に同じである。

ただし、本実施例では、チャネルI/F部111、及びディ スク I / F 部 1 1 2 は、 2 つのアクセスパス 0 (1 3 5)を有 10 し、1本は自セレクタグループ150内のセレクタ部113に 接続され、もう1本は他方のセレクタグループ150内のセレ クタ部113に接続されている。したがって、チャネルI/F 部 1 1 1 、 ま た は デ ィ ス ク I / F 部 1 1 2 か ら 共 有 メ モ リ 部 1 14へのアクセスルートは2つ存在する。通常は2つのアクセ 15 スルートを使用して負荷を均衡し、障害等により1つのアクセ スルートが使用不能になった場合は、もう一方のアクセスルー トを使用することによって、処理を継続することが可能である。 このように互いのセレクタグループ内のセレクタへのアクセス パスを有する2つのセレクタグループを交代系155と呼ぶこ 20 とにする。

 1 つのセレクタ部 1 1 3 に、自セレクタグループ 1 5 0 内の 2 つのチャネル I / F 部 1 1 1 及び 2 つのディスク I / F 部 1 1 2 からそれぞれ 1 本ずつ、さらに、他セレクタグループ 1 5
 25 0 内の 2 つのチャネル I / F 部 1 1 1 及び 2 つのディスク I /

10

25

下部 1 1 2 からそれぞれ 1 本ずつ、計 8 本のアクセスパス 0 (1 3 5)を接続する。さらに、1 つのセレクタ部 1 1 3 に、2 つの共有メモリ部 1 1 4 へのアクセスパス 1 (1 3 6)を 2 本ずつ、計 4 本を接続する。上記のようなアクセスパス数の関係があるため、セレクタ部 1 1 3 ではチャネル I / F 部 1 1 1 1 及びディスク I / F 部 1 1 2 からの 8 本のアクセスパス 0 (1 3 5)からの要求の内、共有メモリ部 1 1 4 へのアクセスパス 1 (1 3 6)の数に相当する 4 個だけを選択して実行する。本実施例では、ディスクアレイ制御装置 1 を 1 つの交代系 1 5 5 と 2 つの共有メモリ部とを有している。

ここで、1つのセレクタ部113から共有メモリ部114へ接続されるアクセスパス1 (136)の数を、チャネルI/F部111及びディスクI/F部112から1つのセレクタ部113に接続されるアクセスパス0 (135)の数より少なくし、15 チャネルI/F部111とディスクI/F部112の合計数よりもセレクタ部113の数が少なくなるように上記個数を設定することが重要である。これにより、それぞれの共有メモリ部114へ接続されるアクセスパス数を削減することができので、使用するケーブルの本数を削減でき、コスト面で有利だからである。また、共有メモリ部のLSIピンネック及びパッケージのコネクタネックを解消することができるからである。

また、 I / F グループ内のチャネル I / F 部及びディスク I / F 部の数は、それらを保守するための管理単位 (I / F 部の数)等によって変わる。例えば、ディスクアレイ制御装置の最小構成をひとまとまりにして、1 つの交代系 1 5 5 を形成し、

その交代系155を複数備えることが考えられる。

第9図は、ディスクアレイ制御装置1を筐体に実装するとき の構成を示している。第10図に示したチャネルⅠ/F部11 1、ディスク I / F 部 1 1 2、セレクタ部 1 1 3、及び共有メ モリ部114は、それぞれ独立したパッケージである、チャネ 5 ル I / F パッケージ(P K) 1 1 、ディスク I / F パッケージ (PK) 12、セレクタパッケージ(PK) 13、共有メモリ パッケージ(PK)14に実装する。そして、1つのセレクタ PK13とそれに繋がるチャネルI/F PK11及びディスク 10 I/F PK12、すなわち、セレクタグループ150を1つの I / F プラッタ (P / L) 2 上に実装し、2 つの共有メモリ P K 1 4 を、I / F P / L 2 とは異なる 1 つのメモリプラッタ (P/L) 3上に実装する。そして、I/F P/L2とメモリP /L3との間を、ケーブル1 (4-2) により接続する。この ケーブルは、セレクタ部113と共有メモリ部114を接続す 15 る第10図のアクセスパス1(136)のためのものである。 交代系を形成する2つのI/F P/L2間をケーブル0(4-1)により接続する。このケーブルは、自セレクタグループ 1 5 0 内のチャネル I / F 部 1 1 1 及びディスク I / F 部 1 1 2 と、他セレクタグループ内のセレクタ部113とを接続する第 20 10図のアクセスパス0(135)のためのものである。 ここで、ケーブル0(4-1)を2本にし、一方のセレクタ

グループ150内のI/F部ともう一方のセレクタグループ1

5 0 内のセレクタ部 1 1 3 との間のアクセスパス 0 (1 3 5)

用のケーブルと、一方のセレクタグループ150内のセレクタ

部 1 1 3 ともう一方のセレクタグループ 1 5 0 内の I / F 部間のアクセスパス 0 (1 3 5) 用のケーブルとを分離することにより、一方のアクセスパス 0 (1 3 5) に障害が発生し、それ用のケーブル 0 (4 - 1) を交換する場合でも、もう一方のアクセスパス 0 (1 3 5) に影響を与えずに済む。

ここでは、セレクタ部113をセレクタPK13上に実装するとしたが、セレクタ部113をパッケージ上に実装せず、第8図と同様に、I/F P/L2のパッケージを実装する面と反対の面(図では裏面)に実装してもよい。

10 上記のように、各 I / F P K の アクセスパスを自 I / F P / L 2 内のセレクタ P K 1 3 だけでなく、交代系を形成する他の I / F P / L 2 内のセレクタ P K 1 3 に接続することで、 1 つの I / F P / L 2 上のセレクタ P K 1 3 に障害が発生した場合、該セレクタ P K 1 3 を交換する際に、該セレクタ P K 1 3 を で換する際に、該セレクタ P K 1 3 と同じ I / F P / L 2 上に実装されている各 I / F P K は別の I / F P / L 2 上に実装されている各 I / F P K は別の I / F P / L 2 上のセレクタ部 1 1 3 を介して共有メモリ部 1 1 4 に アクセスすることが可能となるため、障害を起こしたセレクタ部 1 1 3 があるセレクタグループ 1 5 0 内の各インターフェース部を停止させる必要がなくなる。これにより、シス 20 テム内の停止する部位を削減することが可能となる。

以下、本実施例の変形例を示す。

なお、以下の変形例において、セレクタ部113お、I/F P/L2のパッケージを実装する面と反対の面(図では裏面) に実装してもよい。

25 第 4 2 図 は、 実 施 例 2 の よ う に 、 2 つ の 共 有 メ モ リ 部 1 1 4

10

25

43

間をアクセスパス2(139)で繋ぎ、二重化した変形例である。

第43図は、第42図に示したディスクアレイ制御装置1を 筐体に実装した場合の構成を示す。2つの共有メモリ部114 をそれぞれ独立した共有メモリPK14上に実装し、それら共 有メモリPK14を異なるメモリP/L3上に実装し、メモリ P/L3間を、ケーブル2(4-9)で接続する。また、1つ の1/FP/L2と2つのメモリP/L3との間を、ケーブル 1(4-2)で接続する。ケーブル2(4-9)は、第42図 のアクセスパス2(139)用のケーブルである。

これにより、実施例2で説明した効果を得ることができる。

本変形例では、共有メモリ部114間をアクセスパス2(1 39)で接続して二重化するとしたが、チャネルI/F部11 1、ディスクI/F部112、またはセレクタ部113から二 重化された2つの共有メモリ部114へ二重にデータを書き込む処理をすることによっても二重化が可能である。この場合には、共有メモリ部114間をアクセスパス2(139)で接続しなくてもよい。しかし、アクセスパス2(139)で接続してあれば、2つの共有メモリ部114間で直接データの確認等のででである。

第51図は、共有メモリ部114を二重化する他の変形例を示している。すなわち、実施例3と同様に、2つの共有メモリ部114をそれぞれ独立した共有メモリPK14上に実装し、それらを、電源境界300で分割されたメモリP/L3の2つの領域に実装する。

44

これにより、実施例3で説明した効果を得ることができる。

第28図は、磁気ディスク装置120に記録するデータを格納するキャッシュメモリ部115と、キャッシュメモリ部11 5及びディスクアレイ制御装置1に関する制御情報を格納する 5共有メモリ部114とに物理的に分割し、キャッシュメモリ部 115に繋がるセレクタ(CMセレクタ部)123と、共有メ モリ部114に繋がるセレクタ(SMセレクタ部)113とを 物理的に独立させ、共有メモリ部114へのアクセスパスa0 (131)及びアクセスパスa1(132)と、キャッシュメ モリ部115へのアクセスパスb0(133)及びアクセスパス スb1(134)とを独立させた変形例である。

第29図は、第28図のディスクアレイ制御装置1を筐体に 実 装 した 場 合 の 構 成 を 示 し て い る 。 S M セ レ ク タ 部 1 1 3 及 び CMセレクタ部123を、それぞれ独立したパッケージである S M セレクタパッケージ (P K) 1 3 及び C M セレクタパッケ 15 ージ(PK)23に実装する。キャッシュメモリ部115及び 共有メモリ部114を、それぞれ独立したパッケージであるキ ャッシュメモリPK15及び共有メモリPK14に実装し、そ れらをメモリP/L3上に実装する。そして、第9図に示した 20 1/F P/L2とメモリP/L3との間を接続するケーブル1 (4-2) を、第29図に示すように、共有メモリ部114へ のアクセスパスa1 (132) 用のケーブルa1 (4-7) と、 キャッシュメモリ部115へのアクセスパスb1(134)用 2 間を接続するケーブル0 (4-1) を、共有メモリ部114 25

へのアクセスパスa0(131)用のケーブルa0(4-5) と、キャッシュメモリ部115へのアクセスパスb0(133) 用のケーブルb0(4-6)とに分離する。

これにより、チャネル I / F P K 1 1 、及びディスク I / F P K 1 2 から、キャッシュメモリPK 1 5 、または共有メモリP K 1 4 へのアクセスパスを物理的に独立させることができ、キャッシュメモリ部 1 1 5 へのアクセスに関係する障害(キャッシュメモリ部 1 1 5 とそれにアクセスするためのセレクタ部(C M セレクタ部) 1 2 3、アクセスパス b 0 (1 3 3)、ア10 クセスパス b 1 (1 3 4)等の障害)と、共有メモリ部 1 1 4 へのアクセスに関係する障害(共有メモリ部 1 1 4 とそれにアクセスするためのセレクタ部(S M セレクタ部) 1 1 3、アクセスパス a 0 (1 3 1)、アクセスパス a 1 (1 3 2)等の障害)とを区別することが可能となり、お互いに影響を与えることなしに、独立に保守することが可能となる。

第64図は、実施例5と同様に、2つの共有メモリ部114間をアクセスパスa2(140)で繋ぎ、2つのキャッシュメモリ部115間をアクセスパスb2(141)で繋ぎ、それぞれ二重化した変形例である。第65図は、第64図のディスクフレイ制御装置1を筐体に実装した場合の構成を示している。第65図が示すように、2つの共有メモリ部114及び2つのキャッシュメモリ部115を、それぞれ独立した共有メモリアK14及びキャッシュメモリPK15上に実装し、1つの共有メモリPK14及びキャッシュメモリPK15とを、1つのメモリPK14とキャッシュメモリPK15とを、1つのメモ

46

4-10)及びケーブルb2(4-11)で接続する。また、 I/F P/L2とメモリP/L3との間を、ケーブルa1(4 -7)とケーブルb1(4-8)とで接続する。ケーブルa2 (4-10)及びケーブルb2(4-11)は、それぞれアク セスパスa2(140)用、アクセスパスb2(141)用の ケーブルである。

これにより、実施例5で説明した効果を得ることができる。

ここでは、共有メモリ部114間をアクセスパスa2(14 0) で、またキャッシュメモリ部115間をアクセスパスb2 (141)で接続して二重化するとしたが、チャネル I / F部 10 1 1 1 1、ディスク I / F 部 1 1 2、または、 S M セレクタ部 1 1 3 若 しくは C M セ レク タ 部 1 2 3 か ら 、 2 つ の 共 有 メ モ リ 部 114、または2つのキャッシュメモリ部115へ二重にデー タを書き込む処理をすることによっても二重化が可能である。 この場合には、共有メモリ部114間、またはキャッシュメモ 15 リ部 1 1 5 間をアクセスパス a 2 (1 4 0)、またはアクセス パb2(141)で接続しなくてもよい。しかし、アクセスパ スa2(140)、またはアクセスパb2(141)で接続し てあれば、2つの共有メモリ部114間、または2つのキャッ シュメモリ部115間で直接データの確認等が可能となるため、 20 信頼性が向上する。

第73図は、実施例6と同様に、2つの共有メモリ部114 及び2つのキャッシュメモリ部115を、それぞれ独立した共 有メモリPK14及びキャッシュメモリPK15上に実装し、 それらを、電源境界300で分割されたメモリP/L3に実装

25

変形例である。

これにより、実施例6で説明した効果を得ることができる。
「実施例13〕

第11図に、本発明の他の実施例を示す。

- 第11図は、実施例1で説明した第4図のディスクアレイ制御装置1を筐体内に実装するときの一構成を示している。第4図のチャネルI/F部111、ディスクI/F部112、及び共有メモリ部114を、それぞれ独立したパッケージである、チャネルI/Fパッケージ(PK)11、ディスクI/Fパッケージ(PK)11、ディスクI/Fパッケージ(PK)11、ディスクI/Fパッケージ(PK)14に実装する。2つのチャネルI/F PK11、2つのディスクI/F PK12、及び1つの共有メモリPK14を1つのI/Fプラッタ(P/L)2上に実装する。ここでは、このグループをクラスタ(165,166)と呼ぶ。
 - 15 すなわち、本実施例では、チャネル I / F P K 1 1、ディスク I / F P K 1 2 とともに、共有メモリ P K 1 4 を I / F P / L 2 上に実装する点で、実施例 1 で説明した第 1 図の実装構成と異なる。

本実施例では、ディスクアレイ制御装置1は、2つのクラス20 タ、クラスタ 0 (1 6 5)、クラスタ 1 (1 6 6)とを有している。ここで、クラスタの個数、1つのクラスタ内のチャネル1 / F 部 1 1 1 、ディスク I / F 部 1 1 1 2、及び共有メモリ部1 1 3の個数は、上記に制限されない。こららの個数は、ディスクアレイ制御装置のシステムの最小構成、最大構成、及びシ25 ステムの拡張単位によって決まる。言い換えれば、システムに

要求される性能、コスト、スケーラビリティ等によって決まる。 例えば、ディスクアレイ制御装置の最小構成をひとまとまりと した単位で1つのクラスタを構成することが考えられる。

I / F P / L 2 の増設時には、増設する I / F P / L 2 と
5 既設の I / F P / L 2 との間を、 2 本のケーブル 4 で接続する。
このケーブル 4 は、一方のクラスタ内のチャネル I / F 部 1 1
1 またはディスク I / F 部 1 1 2 と、もう一方の共有メモリ部
1 1 4 との間を接続する第 4 図のアクセスパス 0 (1 3 5) 用
のケーブルである。

10 また本実施例では、 2 つのクラスタのそれぞれに共有メモリ P K 1 4 を実装したが、 1 つのクラスタ内にディスクアレイ制 御装置 1 内全ての共有メモリ P K 1 4 を実装し、その他のクラスタ内には共有メモリ P K 1 4 を実装しないとしても問題はない。これにより、第 1 1 図のクラスタ間を接続するケーブル 4 が 1 本に減り、その分コストを下げることが可能になる。

本実施例のディスクアレイ制御装置は、実施例1で説明したディスクアレイ制御装置に比べ、使用するケーブル数を削減することができるので、コスト面、実装面で有利となる。

第 3 3 図、第 4 6 図、第 1 9 図、第 5 5 図、第 6 8 図は、本 20 実施例の変形例を示すものである。これらは、それぞれ実施例 2 乃至 6 で説明したディスクアレイ制御装置の他の実装構成を示すものであるが、これらは、実施例 2 乃至 6 で説明したディスクアレイ制御装置の実装構成と、チャネル I / F P K 1 1 、 ディスク I / F P K 1 2 とともに、共有メモリP K 1 4 を I / 25 F P / L 2 上に実装する点で異なるだけなので、以下簡単に説

明する。これらの変形例により、対応する実施例2乃至6で説明した効果を得ることができることはいうまでもない。

第33図は、実施例2で説明した第31図のディスクアレイ制御装置1の一実装構成を示したものである。第33図は、クラスタに1つの共有メモリPK14を実装している点で、実施例2で説明した第32図と異なる。

第46図は、実施例3で説明した第45図の実装構成を変形したものである。2組の共有メモリPK14をそれぞれ異なるI/FP/L2上に実装する。そのI/F P/L2を電源境界10300で2つの領域に分割し、2つの領域には2つの独立した電源からそれぞれ電力が供給される。そして、二重化された2つの共有メモリPK14をそれぞれ供給電源が異なる領域に実装する。

第19図は、実施例 4 で説明した第17図のディスクアレイ 15 制御装置1の一実装構成を示したものである。第19図は、1 つの共有メモリPK14と1つのキャッシュメモリPK15と をクラスタに実装した点で、実施例 4 で説明した第18図と異 なるだけである。

第55図は、実施例5で説明した第53図のディスクアレイ
20 制御装置1の一実装構成を示したものである。第55図は、1
つの共有メモリPK14と1つのキャッシュメモリPK15と
をクラスタに実装した点で、実施例5で説明した第54図と異なるだけである。

第 6 8 図は、実施例 6 で説明した第 6 7 図の実装構成を変形 25 したものである。 I / F P / L 2 を電源境界 3 0 0 で 2 つの領 WO 99/60471

50

PCT/JP98/02176

域に分割し、2つの領域に、独立した電源からそれぞれ電力を供給する。この供給電源が異なる領域に、それぞれ1つの共有メモリPK14と1つのキャッシュメモリPK15を実装する。 [実施例14]

5 第12図に、本発明の他の一実施例を示す。

第12図は、本発明における他のディスクアレイ制御装置内の構成を示している。ディスクアレイ制御装置1は、チャネルI/F部111、ディスクI/F部112、共有メモリ部114、それらを接続する2本の共有バス0(31)、異なるクラ10スタの共有バス0(31)の間を接続するための共有バス間接続制御部140、及びアクセスパス0(135)を有している。チャネルI/F部111、ディスクI/F部112、共有メモリ部114は、実施例7で説明した構成と同様である。

本実施例では2つのチャネルI/F部111、2つのディス
15 ク I / F部 1 1 2、1 つの共有メモリ部 1 1 4、2本の共有バス 0 (3 1)、及び、2 つの共有バス間接続制御部 1 4 0 で 1 つのグループを形成する。ここでは、このグループをクラスタと呼ぶ。本実施例では、ディスクアレイ制御装置 1 は 2 つのクラスタ (165、166)を有している。

20 共有バス間接続制御部140は、異なるクラスタの共有バス間を接続する役目を果たし、以下のように動作する。

25

一のクラスタ内のチャネル I / F 部 1 1 1 1 またはディスク I / F 部 1 1 2 から、他クラスタ内の共有メモリ部 1 1 1 4 へアクセスする場合に、チャネル I / F 部 1 1 1 またはディスク I / F 部 1 1 2 内の S M アクセス回路 (図示していない) は共有バ

ス 0 (3 1)の使用権を取った後、共有バス 0 (3 1)に繋がる共有バス間接続制御部 1 4 0 ヘアクセスし、他クラスタ内の共有メモリ部 1 1 4 へのアクセス要求を伝える。その共有バス間接続制御部 1 4 0 は、他クラスタ内の共有バス 0 (3 1)に繋がる共有バス間接続制御部 1 4 0 は、共有バス 0 (3 1)に繋がる共有バス間接続制御部 1 4 0 は、共有バス 0 (3 1)に繋がる共有バス間接続制御部 1 4 0 は、共有バス 0 (3 1)の使用権を獲得後、アクセス要求を共有メモリ部へ送出する。

5

25

クラスタ間の接続は、第13図に示すように、クラスタの共 10 有メモリ部114間をアクセスパス0(135)で接続しても よい。ディスクアレイ制御装置1は、各チャネル1/F部11 1、ディスクI/F部112が共有メモリ部114にアクセス することによって動作しているため、上記のように共有メモリ 部114間を接続することによっても、各チャネル1/F部1 15 11、ディスク1/F部112が共有メモリ部114にアクセ スすることが可能である。

なお、クラスタ等の個数が上記個数に制限されないことはいうまでもない。

また、共有バス 0 (3 1)を 1 本にしてもよい。しかし、共 20 有バスを 2 本にすることにより、共有メモリ部 1 1 4 へのアク セスパスが冗長化され、耐障害性が良くなる。

第 1 1 図は、第 1 2 図または第 1 3 図のディスクアレイ制御装置 1 を筐体内に実装するときの構成を示している。第 1 2 図または第 1 3 図に示したチャネル I / F 部 1 1 1 1、ディスク I / F 部 1 1 2、及び共有メモリ部 1 1 4 は、それぞれ独立した

52

パッケージである、チャネルI/Fパッケージ(PK)11、ディスクI/Fパッケージ(PK)12、及び共有メモリパッケージ(PK)14に実装する。そして、1つのクラスタ内のチャネルI/F PK11、ディスクI/F PK12、及び共有メモリPK14を、1つのI/F P/L2上に実装する。また、I/F P/L2上に共有バス0(31)を配線し、共有バス間接続制御部140を直接実装する(いずれも図示していない)。第13図の構成の場合は、I/F P/L2上に共有バス0(31)を配線するが、共有バス間接続制御部140は実装しない。

I/F P/L2の増設時には、増設するI/F P/L2と
既設のI/F P/L2との間を、2本のケーブル4により接続
する。このケーブル4は、第12図のディスクアレイ制御装置
1の場合には、一方のクラスタ内の共有バス間接続制御部14

15 0と、もう一方のクラスタ内の共有バス間接続制御部140と・を接続するアクセスパス0(135)に相当するものであり、
第13図のディスクアレイ制御装置1の場合には、一方のクラスタ内の共有メモリ部114と、もう一方のクラスタ内の共有メモリ部114と、もう一方のクラスタ内の共有

10

25

かかる構成により、実施例7で説明した効果を得られることは勿論であるが、さらに、本実施例では、共有メモリ部114をクラスタ内に実装するので、実施例7で説明したディスクアレイ制御装置に比べ、スケーラビリティの面では不利であるが、使用するケーブルの本数を減らすことができ、コスト、実装の

面で有利となる。

以下、本実施例の変形例を示す。

第35図は、第12図のディスクアレイ制御装置1において、 実施例2の同様に、2つの共有メモリ部114間をアクセスパ ス2(139)で繋ぎ、二重化する変形例を示す。第33図は、 5 第 3 5 図 の デ ィ ス ク ア レ イ 制 御 装 置 1 を 筐 体 に 実 装 し た 場 合 の 構成を示す。2つの共有メモリ部114をそれぞれ独立した共 有メモリPK14上に実装し、その2つの共有メモリPK14 をそれぞれ異なるI/F P/L2上に実装する。そして、その I/F P/L2間を、ケーブル2(4-9)で接続する。ケー 10 ブル2(4-9)は、アクセスパス2(139)用のケーブル である。第13図のディスクアレイ制御装置1の場合には、第 3 6 図ように、一方のクラスタ内の共有メモリ部 1 1 4 と、他 方のクラスタのそれとをアクセスパス2(139)で接続する ことにより、共有メモリ部114を二重化可能である。 15

ここで、一方のクラスタ内のチャネル I / F 部 1 1 1 1 またはディスク I / F 部 1 1 2 からもう一方のクラスタ内の共有メモリ部 1 1 4 へアクセスをするためのアクセスパス 0 (1 3 5)と、二重化用のアクセスパス 2 (1 3 9)とを共用することもである。その場合は、アクセスパスのスループットをアクセスパス 0 (1 3 5)とアクセスパス 2 (1 3 9)のスループットの合計以上に設定しないと、ディスクアレイ制御装置 1 全体のスループットが低下するという問題が生じる点を考慮する必要がある。

25 これらにより、実施例2で説明した効果を得ることができる。

また第35図または第36図において、クラスタ間の共有メ モリ部114を二重化せずに、1つのクラスタ内の共有メモリ 部114を2つに増やし、その2つの間で二重化してもよい。

第46図は、1つのクラスタ内の共有メモリ部114を2つ に増やし、それらをそれぞれ独立した共有メモリPK14上に 5 実装し、そして、実施例3のように、2組の2重化した共有メ モリ P K 1 4 を、それぞれ、電源境界300で2つの領域に分 割された I / F P / L 2 上に実装する変形例を示す。

これにより、実施例3で説明した効果を得ることができる。

10 第 2 1 図 は 、 第 1 2 図 の デ ィ ス ク ア レイ 制 御 装 置 1 に おい て 、 実 施 例 4 の よ う に 、 磁 気 デ ィ ス ク 装 置 1 2 0 に 記 録 す る デ ー タ を格納するキャッシュメモリ部115と、キャッシュメモリ部 115及びディスクアレイ制御装置1に関する制御情報を格納 する共有メモリ部114とを物理的に分割する変形例である。 ここで、共有バス〇(31)を磁気ディスク装置120のデー 15 タを転送する共有バスb0(35)と、キャッシュメモリ部 1 15及びディスクアレイ制御装置1に関する制御情報を転送す る 共 有 バ ス a 0 (3 3) に 分 割 し 、 チャ ネ ル I / F 部 1 1 1 及 びディスクI/F部112を、共有バスa0(33)と共有バ ス b 0 (35) の 両方に接続する。また、キャッシュメモリ部 20 1 1 5 は 磁 気 デ ィ ス ク 装 置 1 2 0 の デ ー タ を 転 送 す る 共 有 バ ス b 0 (35) に、共有メモリ部 1 1 4 はディスクアレイ制御装 置 1 に 関 す る 制 御 情 報 を 転 送 す る 共 有 バ ス a 0 (3 3) に そ れ ぞれ接続する。そして、異なるクラスタの共有バスa0(33)間、及び共有バスbO(35)との間を、共有バス接続制御 部 1 4 0 を介してアクセスパス a (1 3 7)、及びアクセスパス b (1 3 8)でそれぞれ接続する。第 1 3 図のディスクアレイ制御装置 1 の場合には、第 2 2 図のように、異なるクラスタの共有メモリ 1 1 4 間をアクセスパス a (1 3 7)で、異なるクラスタのキャッシュメモリ 1 1 5 間をアクセスパス b (1 3 8)で、接続すればよい。

5

第19図は、第21図または第22図のディスクアレイ制御装置1を筐体に実装した場合の構成を示している。キャッシュメモリ部115、及び共有メモリ部114を、それぞれ独立したパッケージである、キャッシュメモリPK15、及び共有メモリPK14に実装し、それらを1/F P/L2上に実装する。そして、1/F P/L2間を接続する第11図のケーブル4を、第19図に示すように共有バスa0(33)間を接続するアクセスパスa(137)用のケーブルa(4-3)と、共有バス15 b0(35)間を接続するアクセスパスb(138)用のケーブルb(4-4)とに分離する。

これにより、実施例4で説明した効果を得ることができる。

第 5 7 図は、第 1 2 図のディスクアレイ制御装置 1 において、 実施例 5 のように、 2 つの共有メモリ部 1 1 4 間をアクセスパ 20 スa2 (1 4 0) で繋ぎ、二重化し、また、 2 つのキャッシュ メモリ部 1 1 5 間をアクセスパス b 2 (1 4 1) で繋ぎ、二重 化した変形例を示す。 第 1 3 図のディスクアレイ制御装置 1 の 場合には、第 5 8 図のように、二重化用のアクセスパス a 2 (1 4 0) と、 b 2 (1 4 1) とを設ければよい。ここで、一方 25 のクラスタ内のチャネル I / F 部 1 1 1 またはディスク I / F

56

部 1 1 2 か ら も う 一 方 の ク ラ ス タ 内 の 共 有 メ モ リ 部 1 1 4 へ ア クセスするためのアクセスパス a 0 (131) と、二重化用の アクセスパス a 2 (1 4 0) とを共用することも可能である。 また、一方のクラスタ内のチャネルI/F部111またはディ スクI/F部112からもう一方のクラスタ内のキャッシュメ 5 モリ部 1 1 5 ヘアクセスするためのアクセスパス b 0 (133) と、二重化用のアクセスパスb2(141)とを共用するこ とも可能である。その場合には、共有メモリ用のアクセスパス のスループットをアクセスパス a O (131) とアクセスパス a2(140)のスループットの合計以上に、またキャッシュ 10 メモリ用のアクセスパスのスループットをアクセスパス b O (133) とアクセスパスb2 (141) のスループットの合計 以上に設定しないと、ディスクアレイ制御装置1全体のスルー プットが低下するという問題が生じる点を考慮する必要がある。 第 5 5 図 は 、 第 5 7 図 ま た は 第 5 8 図 の デ ィ ス ク ア レ イ 制 御 15 装置 1 を 筐 体 に 実 装 し た 場 合 の 構 成 を 示 す 。 共 有 メ モ リ 部 1 1 4 及びキャッシュメモリ部 1 1 5 を そ れ ぞ れ 独 立 し た 共 有 メ モ リPK14及びキャッシュメモリPK15上に実装し、二重化 された共有メモリPK14及びキャッシュメモリPK15をそ れぞれ異なる I / F P / L 2 上に実装し、 I / F P / L 2 間 20 を、ケーブル a 2 (4 - 1 0)及びケーブル b 2 (4 - 1 1) で接続する。ここで、ケーブルa2(4-10)はアクセスパ スa2(140)用のケーブル、ケーブルb2(4-11)は アクセスパス b 2 (141) 用のケーブルである。

25 これにより、実施例5で説明した効果を得ることができる。

57

なお、第57図または第58図において、クラスタ間の2つの共有メモリ部114、及びクラスタ間の2つのキャッシュメモリ部115を二重化せずに、1つのクラスタ内の共有メモリ部114及びキャッシュメモリ部115をそれぞれ2つに増やし、その2つの間を二重化してもよい。

第68図は、実施例6のように、2組の2重化した共有メモリPK14及び2組の2重化したキャッシュメモリPK15を、電源境界300で2つの領域に分割されたI/F P/L2に実装する変形例を示す。

10 これにより、実施例6で説明した効果を得ることができる。 「実施例15]

第14図に、本発明の他の一実施例を示す。

第14図は、実施例11で説明した第7図のディスクアレイ制御装置1を筐体内に実装するときの一構成を示している。1つのセレクタPK13と、それに繋がるチャネルI/F PK11及びディスクI/F PK12、すなわち、セレクタグループ150と、1つの共有メモリPK14とをまとめて、1つのI/Fプラッタ(P/L)2上に実装する。このグループは、上記で定義したクラスタである。

 I/F P/L2の増設時には、増設するI/F P/L2と 既設のI/F P/L2との間を、2本のケーブル1 (4-2) で接続する。このケーブル1 (4-2) は、一方のクラスタ内 のセレクタ部113と、もう一方のクラスタ内の共有メモリ部 114とを接続するアクセスパス1 (136) 用のケーブルで
 25 ある。

58

すなわち、本実施例は、共有メモリPK14をI/FP/L 2上に実装した点で、実施例11で説明した第6図の実装構成 と異なる。

ここでは、セレクタ部113をセレクタ P K 1 3 上に実装す 5 るとしたが、セレクタ部113をパッケージ上に実装せず、第 1 5 図に示すように、 I / F P / L 2 のパッケージを実装する 面と反対の面(図では裏面)に実装してもよい。 これにより、セレクタ P K 1 3 の幅だけ I / F P / L 2 の幅を狭めることが 可能となり、ディスクアレイ制御装置 1 の筐体を小さくするこ 10 とが可能となる。

また本実施例では、2つのクラスタそれぞれに共有メモリP K14を実装したが、1つのクラスタ内にディスクアレイ制御 装置1内全ての共有メモリPK14を実装し、その他のクラス タ内には共有メモリPK14を実装しないとしても問題はない。 15 こうすることにより、第14図のクラスタ間を接続するケーブ ル1(4-2)が1本に減り、その分コストを下げることが可 能になる。

かかる構成により、実施例11で説明した効果を得られることは勿論であるが、さらに、本実施例では、共有メモリ部11 20 4をクラスタ内に実装するので、実施例11で説明したディスクアレイ制御装置に比べ、スケーラビリティの面では不利であるが、使用するケーブルの本数を減らすことができ、コスト、実装の面で有利となる。

以下、本実施例の変形例を示す。これらの変形例は、実施例
25 11で説明した変形例と、共有メモリPK14をI/FP/L

2 上に実装した点で異なるだけなので、以下、本実施例の変形 例を簡単に説明する。

なお、以下の変形例においても、セレクタ部 1 1 3 をパッケージ上に実装せず、 I / F P / L 2 のパッケージを実装する面 5 と反対の面 (図では裏面) に実装してもよい。

第39図は、実施例11で説明した第37図のディスクアレイ制御装置1を筐体に実装する場合の一構成を示す。本変形例では、実施例2と同様に、共有メモリ部を二重化する。

これにより、実施例2で説明した効果を得ることができる。

10 本実施例では、共有メモリ部 1 1 4 間をアクセスパス 2 (1 3 9) で接続して二重化するとしたが、チャネル I / F 部 1 1 1、ディスク I / F 部 1 1 2、あるいはセレクタ部 1 1 3 から二重化された 2 つの共有メモリ部 1 1 4 へ二重にデータを書き込む処理をすることによっても二重化が可能であり、共有メモリ部 1 1 4 間をアクセスパス 2 (1 3 9) で接続しなくてもよい。しかし、アクセスパス 2 (1 3 9) で接続してあれば、 2 つの共有メモリ部 1 1 4 間で直接データの確認等が可能となるため、信頼性が向上する。

第48図は、1つのクラスタ内の共有メモリ部114を2つ20 に増やし、それらをそれぞれ独立した共有メモリPK14上に実装し、そして、実施例3のように、2組の2重化した共有メモリPK14を、それぞれ、電源境界300で2つの領域に分割された1/F P/L2上に実装する変形例を示す。

これにより、実施例3で説明した効果を得ることができる。

25 ここでは、2つのクラスタそれぞれに共有メモリPK14を

60

実 装 した が 、 1 つ の ク ラ ス タ 内 に デ ィ ス ク ア レ イ 制 御 装 置 1 内 の全ての共有メモリPK14を実装し、その他のクラスタ内に は共有メモリPK14を実装しないとしても問題ない。こうす ることにより、第48図のクラスタ間を接続するケーブル1(4-2) が1本に減り、その分コスト面、実装面で有利である。 5 第 2 3 図 は 、 実 施 例 4 の よ う に 、 第 7 図 の デ ィ ス ク ア レ イ 制 御 装 置 1 内 の 共 有 メ モ リ 部 1 1 4 を 、 磁 気 デ ィ ス ク 装 置 1 2 0 に記録するデータを格納するキャッシュメモリ部115と、キ ャッシュメモリ部115及びディスクアレイ制御装置1に関す る制御情報を格納する共有メモリ部114とに物理的に分割し 10 た変形例を示す。キャッシュメモリ部115に繋がるセレクタ (C M セ レ ク タ 部 1 2 3) と 、 共 有 メ モ リ 部 1 1 4 に 繋 が る セ レクタ(SMセレクタ部113)とを物理的に独立させ、共有 メモリ部 1 1 4 へのアクセスパス a 0 (1 3 1) 及びアクセス 15 パスa1(132)と、キャッシュメモリ部115へのアクセ スパスb0(133)及びアクセスパスb1(134)とを独 立させる。

これにより、実施例4で説明した効果を得ることができる。

ここでは、2つのクラスタそれぞれに共有メモリPK14及
20 びキャッシュメモリPK15を実装したが、1つのクラスタ内
にディスクアレイ制御装置1内全ての共有メモリPK14及び
全てのキャッシュメモリPK15を実装し、その他のクラスタ
内には共有メモリPK14及びキャッシュメモリPK15を実
装しないとしても問題ない。こうすることにより、第25図の
25 クラスタ間を接続するケーブルa1(4-7)及びケーブルb

1 (4-8) がそれぞれ1本に減り、その分コストを下げることが可能になる。

第 5 9 図は、実施例 5 のように、 2 つの共有メモリ部 1 1 4 間をアクセスパス a 2 (1 4 0) で繋ぎ、また、 2 つのキャッ 5 シュメモリ部 1 1 5 間をアクセスパス b 2 (1 4 1) で繋ぎ、それぞれを二重化した変形例を示す。

第 6 1 図は、第 5 9 図のディスクアレイ制御装置 1 を筐体に 実装した場合の構成を示す。 1 つの共有メモリ P K 1 4 及び 1 つのキャッシュメモリ P K 1 5 1 つの I / F P / L 2 上に実装 10 し、 I / F P / L 2 間を、ケーブル a 2 (4-10) 及びケーブル b 2 (4-11) で接続する。ケーブル a 2 (4-10) 及びケーブル b 2 (4-11) は、それぞれアクセスパス a 2 (140) 用、アクセスパス b 2 (141) 用のケーブルであ る。

15 これにより、実施例 5 で説明した効果を得ることができる。本変形例では、共有メモリ部 1 1 4 間をアクセスパスa2(1 4 0)で、またキャッシュメモリ部 1 1 5 間をアクセスパス b 2 (1 4 1)で接続して二重化するとしたが、チャネル 1 / F 部 1 1 1 、ディスク I / F 部 1 1 2、または、S M セレクタ 3 1 1 3 若しくは C M セレクタ 部 1 2 3 から、2 つの共有メモリ部 1 1 4、または、2 つのキャッシュメモリ部 1 1 5 へ二重にデータを書き込む処理をすることによっても二重化が可能である。この場合には、共有メモリ部 1 1 4 間、またはキャッシュメモリ部 1 1 5 間をアクセスパスa2(1 4 0)、またはアクセスパト 2 (1 4 1)で接続しなくてもよい。しかし、アク

62

セスパス a 2 (1 4 0)、またはアクセスパ b 2 (1 4 1)で接続してあれば、2 つの共有メモリ部 1 1 4 間、または2 つのキャッシュメモリ部 1 1 5 間で直接データの確認等が可能となるため、信頼性が向上する。

第70図は、実施例6のように、第59図において2重化した共有メモリ部114及びキャッシュメモリ部115をそれぞれ2組に増やした変形例を示す。1つの共有メモリPK14及び1つのキャッシュメモリPK15の組を、電源境界300で2つの領域に分割されたI/FP/L2上に実装する。

10 これにより、実施例6で説明した効果を得ることができる。

なお、1つのクラスタ内にディスクアレイ制御装置1内全ての共有メモリPK14及び全てのキャッシュメモリPK15を実装し、その他のクラスタ内には共有メモリPK14及びキャッシュメモリPK15を実装しないとしても問題ない。こうすることにより、第70図のクラスタ間を接続するケーブルa1(4-7)及びケーブルb1(4-8)がそれぞれ1本に減り、その分コストを下げることが可能になる。

[実施例 1 6]

第16図に、本発明の他の一実施例を示す。

20 第 1 6 図は、実施例 1 2 で説明した第 1 0 図のディスクアレイ制御装置 1 を筐体内に実装するときの一構成を示している。本実施例は、第 1 0 図の共有メモリ部 1 1 4 をクラスタに実装した点で、実施例 1 2 で説明した第 9 図の実装構成と異なる。

かかる実装構成により、第9図の実装構成に比して、セレク 25 夕部113と共有メモリ部114とを接続するアクセスパス0

25

(135)の数を減らすことができるので、ディスクアレイ制御装置を筐体に実装する場合にケーブル数を減らすことができ、 コスト面で有利となる。

ここでは、セレクタ部113をセレクタPK13上に実装す5 るとしたが、セレクタ部113をパッケージ上に実装せず、I/F P/L2のパッケージを実装する面と反対の面(図では裏面)に実装してもよい。これにより、セレクタPK13の幅だけ I /F P/L2の幅を狭めることが可能となり、ディスクアレイ制御装置1の筐体を小さくすることが可能となる。

10 また本実施例では、2つのクラスタそれぞれに共有メモリP K14を実装したが、1つのクラスタ内にディスクアレイ制御 装置1内全ての共有メモリPK14を実装し、その他のクラス タ内には共有メモリPK14を実装しないとしても問題ない。 こうすることにより、第16図のクラスタ間を接続するケーブ ル1(4-2)が1本に減り、その分コストを下げることが可 能になる。

以下、本実施例の変形例をしめす。以下の変形例は、実施例12に記載した変形例と、共有メモリ部114をクラスタに実装した点で異なるだけなので、これらの変形例を簡単に説明する。

なお、これら変形例の場合にも、セレクタ部113を I / F P / L 2 のパッケージを実装する面と反対の面(図では裏面)に実装することにより、 I / F P / L 2 の幅を狭めることができ、ディスクアレイ制御装置1の筐体を小さくすることが可能となる。

64

第44図は、第42図のディスクアレイ制御装置1において、 2つの共有メモリ部114をそれぞれ独立した共有メモリPK 14上に実装し、それらを異なるI/F P/L2上に実装した 変形例である。

5 なお、チャネル I / F 部 1 1 1 1、ディスク I / F 部 1 1 2、 あるいはセレクタ部 1 1 3 から二重化された 2 つの共有メモリ 部 1 1 4 へ二重にデータを書き込む処理をすることによっても 二重化が可能である。この場合には、共有メモリ部 1 1 4 間を アクセスパス 2 (1 3 9)で接続しなくてもよい。しかし、ア 10 クセスパス 2 (1 3 9)で接続してあれば、 2 つの共有メモリ 部 1 1 4 間で直接データの確認等が可能となるため、信頼性が 向上する。

第52図は、第42図において2重化した共有メモリ部11 4を2組に増やし、実施例3のように、2組の2重化した共有 15 メモリPK14を、それぞれ、電源境界300で2つの領域に 分割されたI/F P/L2上の異なる領域に実装する変形例を 示す。

ここでは、2つのクラスタそれぞれに共有メモリPK14を 実装したが、1つのクラスタ内にディスクアレイ制御装置1内 全ての共有メモリPK14を実装し、その他のクラスタ内には 共有メモリPK14を実装しないとしても問題ない。

20

25

第30図は、実施例4のように、共有メモリ部114を、磁気ディスク装置120に記録するデータを格納するキャッシュメモリ部115及びディスクアレイ制御装置1に関する制御情報を格納する共有メモリ部11

4とに物理的に分割した変形例を示す。

これにより、チャネル I / F P K 1 1 、及びディスク I / F P K 1 2 から、キャッシュメモリ P K 1 5 、または共有メモリ P K 1 4 へのアクセスパスを物理的に独立させることができ、 5 キャッシュメモリ部 1 1 5 へのアクセスに関係する障害(キャッシュメモリ部 1 1 5 と、それにアクセスするためのセレクタ 部 (C M セレクタ部) 1 2 3、アクセスパス b 0 (1 3 3)、 及びアクセスパス b 1 (1 3 4)等の障害)と、共有メモリ部 1 1 4 へのアクセスに関係する障害(共有メモリ部 1 1 4 へのアクセスに関係する障害(共有メモリ部 1 1 4 と、 10 それにアクセスするためのセレクタ部(S Mセレクタ部) 1 1 3、アクセスパス a 0 (1 3 1)、アクセスパス a 1 (1 3 2)等の障害)とを区別することが可能となり、お互いに影響を与えることなしに、独立に保守することが可能となる。

ここでは、2つのクラスタそれぞれに共有メモリPK14及
15 びキャッシュメモリPK15を実装したが、1つのクラスタ内
にディスクアレイ制御装置1内全ての共有メモリPK14及び
キャッシュメモリPK15を実装し、その他のクラスタ内には
共有メモリPK14及びキャッシュメモリPK15を実装しな
いとしても問題ない。

20 第66図は、実施例5のように、2つの共有メモリ部114間をアクセスパスa2(140)で繋ぎ、また、2つのキャッシュメモリ部115間をアクセスパスb2(141)で繋ぎ、それぞれを二重化した変形例を示す。

これにより、実施例5で説明した効果を得ることができる。

25 本実施例では、共有メモリ部114間をアクセスパスa2(

1 4 0) で、またキャッシュメモリ部 1 1 5 間をアクセスパス b 2 (1 4 1) で接続して二重化するとしたが、チャネル I / F部 1 1 1 、ディスク I / F部 1 1 2、または S M セレクタ部 1 1 3 若 しくは C M セレクタ部 1 2 3 から、二重化された 2 つの共有メモリ部 1 1 4、または 2 つのキャッシュメモリ部 1 1 5 へ二重にデータを書き込む処理をすることによっても二重化が可能である。この場合には、共有メモリ部 1 1 4 間、またはキャッシュメモリ部 1 1 5 間をアクセスパス a 2 (1 4 0)、またはアクセスパ b 2 (1 4 1) で接続しなくてもよい。しかし、アクセスパス a 2 (1 4 0)、またはアクセスパ b 2 (1 4 1) で接続してあれば、2 つの共有メモリ部 1 1 4 間、または2 つのキャッシュメモリ部 1 1 5 間で直接データの確認等が可能となるため、信頼性が向上する。

第74図は、実施例6のように、2重化した共有メモリ部1 15 14及びキャッシュメモリ部115をそれぞれ2組に増やし、 1つの共有メモリPK14と、1つのキャッシュメモリPK1 5とからなる組を、電源境界300で2つの領域に分割された I/F P/L2上の各領域に、それぞれ1組ずつ実装する。

これにより、実施例6で説明した効果を得ることができる。

20 ここでは、 2 つのクラスタのそれぞれに共有メモリPK14 及びキャッシュメモリPK15を実装したが、 1 つのクラスタ 内にディスクアレイ制御装置1内全ての共有メモリPK14及 びキャッシュメモリPK15を実装し、その他のクラスタ内には共有メモリPK14及びキャッシュメモリPK15を実装し ないとしても問題ない。

[実施例 1 7]

第75図及び第77図に、実施例12で説明した第64図のディスクアレイ制御装置1を、筐体に実装する場合の他の実施例を示す。

第75図は、プラッタ上へのパッケージの実装、各プラッタの配置、及びプラッタ間の接続を示している。 I / F P / L 2には、セレクタグループ150を形成するチャネル I / F パッケージ (P K) 11を2を2枚ずつ実装する。共有メモリに繋がるセレクタ部 (S M セレクタ部) 113及びキャッシュメモリに繋がるセレクタ部 (C M セレクタ部) 123は、I / F P / L 2の裏面に実装する。これにより、I / F P / L 2の幅を狭めることが可能となる。そして、2つの I / F P / L 2で交代系155を形成する。

ディスクアレイ制御装置1は、8つのI/F P/L2を有し、15 4つの交代系155を形成する。メモリプラッタ(P/L)3 へは、共有メモリパッケージ(PK)14を1枚とキャッシュメモリパッケージ(PK)15を2枚実装する。メモリを二重化するため、メモリ P/L3を2つ有している。

交代系を形成する 2 つの I / F P / L 2 間は、互いのチャネ
20 ル I / F P K 1 1 及びディスク I / F P K 1 2 と、互いの S
M セレクタ部 1 1 3 及び C M セレクタ部 1 2 3 との間を、それ
ぞれ、ケーブル a 0 (4 - 5)とケーブル b 0 (4 - 6)で接続する。

ここで、ケーブル a 0 (4-5) とケーブル b 0 (4-6)25 をそれぞれ 2 本ずつにし、一方のセレクタグループ 1 5 0 内の

I/F部ともう一方のセレクタグループ150内のセレクタ部間のアクセスパス用のケーブルと、一方のセレクタグループ150内のセレクタ部ともう一方のセレクタグループ150内のI/F部間のアクセスパス用のケーブルとを分離することにより、一方のアクセスパスに障害が発生し、ケーブルa0(4-5)またはケーブルb0(4-6)を交換する場合でも、もう一方のアクセスパスに影響を与えずに済む。

各 I / F P / L 2 には、2 つのメモリ P / L 3 からのケーブル a 1 (4 - 7)とケーブル b 1 (4 - 8)とをそれぞれ 1 本 10 ずつ、計 4 本を接続する。したがって、メモリ P / L 3 には、8 つの I / F P / L 2 からのケーブル a 1 (4 - 7)とケーブル b 1 (4 - 8)とをそれぞれ 1 本 ずつ、計 1 6 本を接続することになる。また、メモリ P / L 3 間をケーブル a 2 (4 - 1 0)及びケーブル b 2 (4 - 1 1)を接続する。

プラッタ間を接続するケーブル用のコネクタは各プラッタの裏面に設け、プラッタの裏面で、プラッタ間をケーブル接続する。これにより、チャネルI/F PK11のサブエッジ側(パッケージのプラッタに接続されている側と反対の側)に接続れるホストコンピュータ101接続用のケーブル(図示していない)、またはディスクI/F PK12のサブエッジ側に接続される磁気ディスク装置120接続用のケーブル(図示していない)を避けて、プラッタ間接続用ケーブルを接続する必要がなくなり、ケーブル長を短くすることが可能となる。

上述したように、ケーブルのコストは高い。また、ケーブル 25 を用いて、高周波数でデータ転送を行う場合には、ノイズの問

15

題があり、実装には困難がつきまとう。したがって、ケーブル長を短くできるということは大きな利点となる。

I/F P/L2とメモリP/L3の実装方向をほぼ直交させる。これにより、第75図に示すようにI/F P/L2とメモリP/L3の両者を接続するためのケーブル用コネクタの位置を、ケーブル長が短くなるように配置することが可能となる。

なお、第75図では、 I / F P / L 2 が水平面と垂直になるように実装され、メモリ P / L 3 が水平面と水平になるように実装されているが、これらの実装方向を逆にしてもよい。

10 また、第75図のように、メモリP/L3を挟む形で、 I/ F P/L2を配置してもよい。これにより、両プラッタ間を接続するケーブル長を短くすることが可能となる。

第 7 7 図は、第 7 5 図に示したプラッタをケーブルで接続したものを、筐体 1 8 0 に収めた状態を示している。パッケージを実装したプラッタは筐体の全面側に収め、その裏側に電源 0 (1 7 0)、電源 1 (1 7 1)を収める。

電源の(170)、電源1(171)は、各プラッタ毎に独立させる。これにより、プラッタ交換時の電源の制御が容易になる。

20 第77図に示すようにプラッタ毎に独立した電源を、電源 0 (170)と電源 1 (171)の2つで二重化してもよい。これにより、二重化した電源の一方の障害時には、もう一方の電源で電力を供給できるため、障害の発生した電源が電力を供給するプラッタ上のパッケージを閉塞する必要がなくなり、シス25 テムの中の停止させる箇所を削減することが可能となる。

25

[実 施 例 1 8]

第76図及び第78図に、実施例12で説明した第28図の ディスクアレイ制御装置1の筐体に実装する際の実施例を示す。 第 7 6 図 は 、 プ ラ ッ タ 上 へ の パ ッ ケ ー ジ の 実 装 、 各 プ ラ ッ タ 5 の配置、及びプラッタ間の接続を示している。 I/F P/L 2 へは、セレクタグループ150を形成するチャネルI/Fパッ ケージ (РК) 1 1 及びディスク I / F パッケージ (РК) 1 2 を 2 枚 ずつと、共有メモリパッケージ (PK) 1 4 及びキャ ッシュメモリパッケージ (PK) 1 5 を 1 枚ずつ実装する。共 有メモリに繋がるセレクタ部(SMセレクタ部)113及びキ 10 ャッシュメモリに繋がるセレクタ部 (СМセレクタ部) 1 2 3 は、I/F P/L2の裏面に実装する。これにより、I/F P/L2の幅を狭めることが可能となる。そして、2つのI/ F P/L2で交代系155を形成する。ディスクアレイ制御装 置1は、2つのI/F P/L2を有し、1つの交代系155を 15 形成する。

交代系 1 5 5 を形成する 2 つの I / F P / L 2 間は、互いのチャネル I / F P K 1 1 及びディスク I / F P K 1 2 との間を、互いの S M セレクタ部 1 1 3 及び C M セレクタ部 1 2 3 との間を、それぞれ、ケーブル a 0 (4 - 5)、ケーブル b 0 (4 - 6)で接続する。

ここで、ケーブル a 0 (4 - 5) とケーブル b 0 (4 - 6) とをそれぞれ 2 本にし、一方のセレクタグループ 1 5 0 内の I /F部ともう一方のセレクタグループ 1 5 0 内のセレクタ部間
のアクセスパス用のケーブルと、一方のセレクタグループ 1 5 WO 99/60471 PCT/JP98/02176

71

○内のセレクタ部ともう一方のセレクタグループ 1 5 ○内の I
 /F部間のアクセスパス用のケーブルとを分離することにより、一方のアクセスパスに障害が発生し、ケーブル a ○ (4-5)
 とケーブル b ○ (4-6)を交換する場合でも、もう一方のアクセスパスに影響を与えずに済む。

5

互いのSMセレクタ部113及びCMセレクタ部123との間を、共有メモリ部114及びキャッシュメモリ部115との間を、それぞれ、2本のケーブルa1(4-7)と2本のケーブルb1(4-6)で接続する。また、二重化した共有メモリ
10 部113間及び二重化したキャッシュメモリ部115間を接続するために、ケーブルa2(4-10)とケーブルb2(4-11)で接続する。したがって、I/F P/L2間は8本のケーブルで接続することになる。ここで、上記のケーブルの本数に特に限定されない。

プラッタ間を接続するケーブル用のコネクタは各プラッタの裏面に設け、プラッタの裏面においてプラッタ間をケーブル接続する。これにより、チャネルI/F PK11のサブエッジ側(パッケージのプラッタに接続されている側と反対の側)に接続されるホストコンピュータ101接続用のケーブル(図示していない)、またはディスクI/F PK12のサブエッジ側に接続される磁気ディスク装置120接続用のケーブル(図示していない)を避けて、プラッタ間接続用ケーブルを接続する必要がなくなり、ケーブル長を短くすることが可能となる。

各 I / F P / L 2 は、第 7 6 図に示すように上下方向に配置 25 してもよい。これにより、両プラッタ間を接続するケーブル長

を短くすることが可能となる。

第78図は、第76図に示したプラッタをケーブルで接続したものを、実際に筐体180に収めた状態を示している。パッケージを実装したプラッタは筐体の全面側に収め、その裏側に電源0(170)、電源1(171)を収める。

電源 0 (170)、電源 1 (171)は、各プラッタ毎に独立させる。これにより、プラッタ交換時の電源の制御が容易になる。

また、第78図に示すようにプラッタ毎に独立した電源を、 電源0(170)と電源1(171)との2つで二重化する。 これにより、二重化した電源の一方の障害時には、もう一方の 電源で電力を供給できるため、障害の発生した電源が電力を供 給するプラッタ上のパッケージを閉塞する必要がなくなり、シ ステムの中の停止させる箇所を削減することが可能となる。

15 「実施例19〕

第79図及び第80図に、実施例12で説明した第28図の ディスクアレイ制御装置1を、19インチラック(185)と 呼ばれる筐体に実装する際の実施例を示す。

第79図は、19インチラック185への実装例を示してい 20 る。各チャネルI/Fパッケージ(PK)11とディスクI/ Fパッケージ(PK)12、及び共有メモリ(SM)セレクタ パッケージ(PK)13とキャッシュメモリ(CM)セレクタ パッケージ(PK)23は、MP BOX250の中に実装す る。また、共有メモリパッケージ(PK)14及びキャッシュ 25 メモリパッケージ(PK)15はMEM BOX251の中に

20

25

実装する。また、電源はまとめてPS BOX252の中に実装する。ディスクアレイ制御装置1は、4つのMP BOX2
 50、1つのMEM BOX251、及び1つのPS BOX252から構成する。

第81図は、チャネルI/F PK11とディスクI/F PK12、及びSMセレクタPK13とCMセレクタPK23の、MP BOX250への実装例を示している。 I/Fプラッタ (P/L) 2上に、セレクタグループ150を形成するチャネルI/F PK11及びディスクI/F PK12を2枚ずつと、10 SMセレクタPK13及びCMセレクタPK23を1枚ずつ実装する。

I/F P/L2には、SMセレクタPK13と共有メモリP K14間を接続するケーブルa1 (4-7)、及びCMセレク タPK23とキャッシュメモリPK15間を接続するケーブル b1 (4-8) を、それぞれ2本ずつ接続する。

そして、2つの I / F P / L 2 を M P B O X 2 5 0 の中に搭載し、これら2つの I / F P / L 2 で交代系 1 5 5 を形成する。交代系を形成するために、ケーブル a 0 (4 - 5) 及びケーブル b 0 (4 - 6) (第80図)で2つの I / F P / L 2間を接続する。

ここで、ケーブル a O (4-5) とケーブル b O (4-6) をそれぞれ 2 本にし、一方のセレクタグループ 1 5 O 内の I / F 部ともう一方のセレクタグループ 1 5 O 内のセレクタ部間のアクセスパス用のケーブルと、一方のセレクタグループ 1 5 O 内のセレクタがループ 1 5 O

WO 99/60471 PCT/JP98/02176

74

F 部間のアクセスパス用のケーブルとを分離することにより、 一方のアクセスパスに障害が発生し、ケーブル a 0 (4-5) とケーブル b 0 (4-6) とを交換する場合でも、もう一方の アクセスパスに影響を与えずに済む。

- 5 チャネル I / F P K 1 1 のサブエッジ側 (パッケージのプラッタに接続されている側と反対の側) にホストコンピュータ 1
 0 1 接続用のホスト用ケーブル 3 0 2 を、またディスク I / F
 P K 1 2 のサブエッジ側に磁気ディスク装置 1 2 0 接続用のドライブ用ケーブル 3 0 1 を 4 本ずつ接続する。
- 10 第82図は、共有メモリPK14及びキャッシュメモリPK 15の、MEM BOX251への実装例を示している。 メモ リプラッタ(P/L)3上に、共有メモリPK14を1枚とキ ャッシュメモリPK15を2枚実装する。

メモリ P / L 3 には、 S M セレクタ P K 1 3 と共有メモリ P 15 K 1 4 間、及び C M セレクタ P K 2 3 とキャッシュメモリ P K 1 5 間を接続するケーブル a 1 (4 - 7)、及びケーブル b 1 (4 - 8)をそれぞれ 8 本ずつ接続する。

メモリを二重化するため、メモリ P / L 3 を 2 つ M E M B O X 2 5 1 の中に搭載し、ケーブル a 2 (4 - 1 0)及びケー20 ブル b 2 (4 - 1 1)(第 8 0 図)で 2 つのメモリ P / L 3 間を接続する。

第83図は、電源のPS BOX251への実装例を示している。 1つのMP BOXには、6個の電源モジュール172から構成したMP BOX用電源グループ175によって電力を供給する。6個の電源モジュール172は3個1組とし、2

25

20

75

組で二重化する。 1 つのMEM BOXには、 4 個の電源モジュール 1 7 2 から構成したMEM BOX用電源グループ 1 7 6によって電力を供給する。 4 個の電源モジュール 1 7 2 は 2 個 1 組とし、 2 組で二重化する。また、停電時の共有メモリ部 5 1 1 4 及びキャッシュメモリ部 1 1 5 のバックアップ用に、メモリバックアップ用バッテリー 1 7 7 を 2 つ有する。

ディスクアレイ制御装置1は、4個のMP BOX250と、 1個のMEM BOX251で構成するため、PS BOX2 52には4つのMP BOX用電源グループ175と1つのM 10 EM BOX用電源グループ176を搭載する。

第80図は、各プラッタ間のケーブル接続を示している。交 代系155を形成する2つのI/F P/L2間は、互いのチャ ネルI/F PK11及びディスクI/F PK12と互いのS Mセレクタ部113及びCMセレクタ123間を繋ぐために、 ケーブルa0(4-5)及びケーブルb0(4-6)で接続す る。

各 I / F P / L 2 へは、 2 つのメモリ P / L 3 からケーブル a 1 (4 - 7) 及びケーブル b 1 (4 - 8) をそれぞれ 1 本ずつ、計 4 本を接続する。したがって、メモリ P / L 3 へは、 8 つの I / F P / L 2 からケーブル a 1 (4 - 7) 及びケーブル b 1 (4 - 8) をそれぞれ 1 本ずつ、計 1 6 本を接続することになる。

2 つのメモリP/L3間は、各々の共有メモリ部114及び キャッシュメモリ部115を二重化するために、ケーブルa2 25 (4-10)及びケーブルb2(4-11)で接続する。 WO 99/60471 PCT/JP98/02176

76

また、メモリ P / L 3 を挟む形で、 I / F P / L 2 を配置する。これにより、両プラッタ間を接続するケーブル長を短くすることが可能となる。

上記のように、各 I / F P / K 、メモリ P / K 、または電源 をそれぞれの B O X に実装し、それらを筐体に実装することで、ディスクアレイ制 御装置 1 の保守が各 B O X ごとに行えるようになり、装置の保守が容易になる。

また、19インチラックという市販のラックに実装できるようにすることで、19インチラックに搭載してシステムを構築 10 可能なワークステーション、サーバ等といっしょに、同一ラック内でストレージを含めたシステムを構築することが可能となる。

以上、発明を実施するための最良の形態を実施例を用いて説明したが、上記の実施例以外にも種々の実施形態が考えられる。

15 例えば、チャネル I / F 部とディスク I / F 部とを共有バスで接続しないタイプの実施例では、実施例 1 で説明したように、チャネルインターフェースパッケージと、ディスクインターフェースパッケージとを異なるプラッタ上に実装してもよい。また、共有メモリ部とキャッシュメモリ部とを有する実施例では、20 共有メモリパッケージとキャッシュメモリパッケージとを、異なるプラッタ上に実装してもよい。さらに、上記では、磁気ディスク装置で構成されるディスクアレイ装置について説明してきたが、磁気ディスク装置を D V D - R A M 、光磁気ディスク、磁気テープ等他の記憶装置に置き換えてもよい。

25 本 発 明 に よ れ ば 、 プ ラ ッ タ の 障 害 時 に そ の プ ラ ッ タ に 実 装 さ

WO 99/60471 PCT/JP98/02176

77

れているパッケージが分担している部分のみを停止して障害部品を交換することが可能となるので、システム全体を停止する必要がなくなる。したがって、障害保守時にシステム全体を停止させることがなく、24時間、365日無停止運転が可能となる。

また、各インターフェース部のパッケージを実装したプラッタの増減に伴って、内部バス性能をスケーラブルに変更することができる。したがって、小規模なシステムから大規模なシステムまで、コストパフォーマンスを損なうことなく、性能、容10 量をスケーラブルに変更することが可能となる。また、システムの規模に見合った価格で製品を提供することも可能となる。

5

78

請 求 の 範 囲

- ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェースプラッタと、
- 5 上記ディスク装置の制御情報を格納するメモリ部が実装されたメモリプラッタと、

上記インターフェースプラッタと上記メモリプラッタとを接 続するケーブル、

とを有することを特徴とするディスクアレイ制御装置。

- 10 2. 上記メモリプラッタを複数有し、上記インターフェースプラッタと上記複数のメモリプラッタの各メモリプラッタとの間を接続するケーブルを有することを特徴とする請求項1記載のディスクアレイ制御装置。
- 3. 上記複数のメモリプラッタの間を接続するケーブルを有す 3. と記複数のメモリプラッタの間を接続するケーブルを有す 3. とを特徴とする請求項2記載のディスクアレイ制御装置。
 - 4. 上記複数のメモリプラッタの一のメモリプラッタ内に実装された上記メモリ部に保持されているデータと、上記複数のメモリプラッタの他のメモリプラッタ内に実装された上記メモリ部に保持されているデータとが同一であることを特徴とする請求項2記載のディスクアレイ制御装置。
 - 5. 上記メモリプラッタは、異なる電源から電源を供給される 2つの領域を有し、上記2つの領域には、それぞれ上記メモリ 部が実装されていることを特徴とする請求項1記載のディスク アレイ制御装置。
- 25 6. 上記ディスク装置に記録されるデータを保持するキャッシ

ュメモリ部をさらに有することを特徴とする請求項 1 記載のディスクアレイ制御装置。

7. 上記キャッシュメモリ部は、上記メモリプラッタ上に実装されていることを特徴とする請求項 6 記載のディスクアレイ制御装置。

5

8. 上記インターフェースプラッタと上記メモリ部との間を接続するケーブルと、上記インターフェースプラッタと上記キャッシュメモリ部とを接続するケーブルとを、別々のケーブルとしたことを特徴とする請求項 6 記載のディスクアレイ制御装置。

- 10 9. 上記メモリ部と上記キャッシュメモリ部とが実装された上記メモリプラッタを複数有し、上記インターフェースプラッタと上記複数のメモリプラッタの各メモリプラッタとの間を接続する複数のケーブルを有することを特徴とする請求項7記載のディスクアレイ制御装置。
- 15 1 0 . 上記複数のメモリプラッタの間を接続するケーブルを有することを特徴とする請求項 9 記載のディスクアレイ制御装置。
 1 1 . 上記複数のメモリプラッタの一のメモリプラッタ内に実装された上記メモリ部及び上記キャッシュメモリ部に保持されているデータと、上記複数のメモリプラッタの他のメモリプラッタ内に実装された上記メモリ部及び上記キャッシュメモリ部に保持されているデータとが同一であることを特徴とする請求項 9 記載のディスクアレイ制御装置。

1 2. 上記メモリプラッタは、異なる電源から電源を供給される2つの領域を有し、上記2つの領域には、それぞれ上記メモ25 リ部と上記共有メモリとが実装されていることを特徴とする請

求項1記載のディスクアレイ制御装置。

- 13. ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、
- 5 上記ディスク装置の制御情報を格納するメモリ部が実装されたメモリプラッタと、

上記インターフェースプラッタと上記メモリプラッタとを接続するケーブルと、

上記チャネルインターフェース部と、上記ディスクインター
10 フェース部と、上記メモリ部とに接続され、上記チャネルイン
ターフェース及び上記ディスクインターフェース部からの要求
を選択するセレクタ部、

とを有することを特徴とするディスクアレイ制御装置。

- 14. 上記セレクタ部は、上記インターフェースプラッタに実15 装されていることを特徴とする請求項13記載のディスクアレイ制御装置。
 - 15. 上記ケーブルは、上記セレクタ部と上記メモリ部とを接続することを特徴とする請求項14記載のディスクアレイ制御装置。
- 20 16. 上記セレクタ部は、上記チャネルインターフェース部とい上記ディスクインターフェース部とが実装されている面と反対側の面に実装されていることを特徴とする請求項13記載のディスクアレイ制御装置。
- 17. ホストコンピュータと接続されるチャネルインターフェ25 ース部と、ディスク装置と接続されるディスクインターフェー

ス部とが実装されたインターフェースプラッタと、

上記ディスク装置に記録されるデータを保持するキャッシュメモリ部が実装されたメモリプラッタと、

上記インターフェースプラッタと上記メモリプラッタとを接続するケーブル、

とを有することを特徴とするディスクアレイ制御装置。

18. ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、

10 上記ディスク装置に記録されるデータを保持するキャッシュメモリ部が実装されたメモリプラッタと、

上記インターフェースプラッタと上記メモリプラッタとを接続するケーブルと、

上記チャネルインターフェース部と、上記ディスクインター

15 フェース部と、上記キャッシュメモリ部とに接続され、上記チャネルインターフェース及び上記ディスクインターフェース部からの要求を選択するセレクタ部、

とを有することを特徴とするディスクアレイ制御装置。

19.上記セレクタ部は、上記インターフェースプラッタに実20 装されていることを特徴とする請求項18記載のディスクアレイ制御装置。

20. 上記ケーブルは、上記セレクタ部と上記メモリ部とを接続することを特徴とする請求項19記載のディスクアレイ制御装置。

25 21. 上記セレクタ部は、上記チャネルインターフェース部と

い上記ディスクインターフェース部とが実装されている面と反対側の面に実装されていることを特徴とする請求項 1 9 記載のディスクアレイ制御装置。

22. それぞれに、ホストコンピュータと接続されるチャネル
 インターフェース部と、ディスク装置と接続されるディスクインターフェース部と、上記ディスク装置の制御情報を格納するメモリ部とが実装された複数のプラッタと、

上記複数のプラッタ間を接続するケーブル、

とを有することを特徴とするディスクアレイ制御装置。

- 10 23. 上記ケーブルは、上記複数のプラッタ内の一のプラッタ内の上記チャネルインターフェース部または上記ディスクインターフェース部と、上記複数のプラッタ内の他のプラッタ内の上記メモリ部とを接続するケーブルを有することを特徴とする請求項22記載のディスクアレイ制御装置。
- 15 24. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部と、上記ディスク装置の制御情報を格納するメモリ部とが実装された複数のプラッタと、

上記複数のプラッタ間を接続するケーブルと、

- 20 上記複数のプラッタの一のプラッタ内に実装された上記チャネルインターフェース部と上記ディスクインターフェース部と上記メモリ部とに接続され、上記チャネルインターフェース及び上記ディスクインターフェース部からの要求を選択するセレクタ部、
- 25 とを有することを特徴とするディスクアレイ制御装置。

15

25. 上記セレクタ部は、上記プラッタに実装されていること を特徴とする請求項24記載のディスクアレイ制御装置。

26. 上記セレクタ部は、上記複数のプラッタの他のプラッタ 内に実装された上記チャネルインターフェース部と上記ディス クインターフェース部とに接続されていることを特徴とする請 求項24記載のディスクアレイ制御装置。

27. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部と、上記ディスク装置に記録されるデータを保持するキャッシュメモリ部とが実装された複数のプラッタと、

10 保持するキャッシュメモリ部とが実装された複数のプラッタと 上記複数のプラッタ間を接続するケーブルと、

上記複数のプラッタの一のプラッタ内に実装された上記チャネルインターフェース部と上記ディスクインターフェース部と上記キャッシュメモリ部とに接続され、上記チャネルインターフェース及び上記ディスクインターフェース部からの要求を選択するセレクタ部、

とを有することを特徴とするディスクアレイ制御装置。

28. 上記セレクタ部は、上記プラッタに実装されていることを特徴とする請求項27記載のディスクアレイ制御装置。

20 29. 上記セレクタ部は、上記複数のプラッタの他のプラッタ内に実装された上記チャネルインターフェース部と上記ディスクインターフェース部とに接続されていることを特徴とする請求項27記載のディスクアレイ制御装置。

30. ホストコンピュータと接続されるチャネルインターフェ
25 ース部が実装された第1のプラッタと、ディスク装置と接続さ

WO 99/60471 PCT/JP98/02176

84

れるディスクインターフェース部が実装された第2のプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装された第3のプラッタと、

5 上記第1のプラッタと上記第3のプラッタとを接続するケーブルと、

上記第2のプラッタと上記第3のプラッタとを接続するケーブル、

とを有することを特徴とするディスクアレイ制御装置。

10 31. 上記ディスク装置に記録されるデータを保持するキャッシュメモリが実装された第4のプラッタと、

上記第1のプラッタと上記第4のプラッタとを接続するケーブルと、

上記第2のプラッタと上記第4のプラッタとを接続するケー 15 ブル、

とを有することを特徴とする請求項30記載のディスクアレイ制御装置。

32. ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインタフェース 20 部と、上記チャネルインターフェース部と上記ディスクインタフェース部とに接続された共有バスと、上記共有バスに接続され、上記チャネルインターフェース部及び上記ディスクインタフェース部からの要求を制御する共有バス制御部とが実装されたインターフェースプラッタと、

25 上記ディスク装置の制御情報を格納するメモリ部が実装され

25

たメモリプラッタと、

上記インターフェースプラッタと上記メモリプラッタとを接 続するケーブル、

とを有することを特徴とするディスクアレイ制御装置。

5 33. 上記ディスク装置に記録されるデータを保持するキャッシュメモリ部を有することを特徴とする請求項33記載のディスクアレイ制御装置。

34. 上記キャッシュメモリ部は、上記メモリプラッタに実装されていることを特徴とする請求項33記載のディスクアレイ制御装置。

35. ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装され 15 たメモリプラッタとを有し、

上記インターフェースプラッタの実装される向きと、上記メ モリプラッタの実装される向きとが異なることを特徴とするディスクアレイ制御装置。

36.上記インターフェースプラッタと上記メモリプラッタと20 は直交するように実装されることを特徴とする請求項35記載のディスクアレイ制御装置。

3 7. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装された複数のインターフェースプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装されたメモリプラッタとを有し、

上記複数のインターフェースプラッタの間に上記メモリプラッタが実装されていることを特徴とするディスクアレイ制御装
5 置。

38. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部と、上記ディスク装置の制御情報を格納するメモリ部とが実装された複数のプラッタを有し、上記複数のプラッタの他のプラッタが実装されていることを特徴とするディスクアレイ制御装置。

3 9 . 上記一のプラッタと上記他のプラッタとは、鉛直方向に 実装されていることを特徴とする請求項 3 8 記載のディスクア 15 レイ制御装置。

40. ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、

上記ディスク装置に記録されるデータを保持するキャッシュ 20 メモリ部が実装されたメモリプラッタとを有し、

上記インターフェースプラッタの実装される向きと、上記メモリプラッタの実装される向きとが異なることを特徴とするディスクアレイ制御装置。


4 1 . 上記インターフェースプラッタと上記メモリプラッタと 25 は直交するように実装されることを特徴とする請求項 4 0 記載 のディスクアレイ制御装置。

42. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装された複数のインターフェースプラ 5 ッタと、

上記ディスク装置に記録されるデータを保持するキャッシュメモリ部が実装されたメモリプラッタとを有し、


上記複数のインターフェースプラッタの間に上記メモリプラッタが実装されていることを特徴とするディスクアレイ制御装10 置。

第1図




2 /83 -

第2図




3 /83

第3図




4 /83

第4図




5 /83

第5図




第6図




7 /83


第7図



第8図




第9図




10 /83


第10図




第11図




第12図




第13図




第14図



第15図




第16図




. . .

17 /83


第17図




第18図




第19図



第20図




第21図



22 /83


第22図




. .

23 /83


第23図




第24図




第25図



第26図




第27図




28 /83

第28図




29 /83


第29図



第30図




第31図




٠..

第32図




33 /83

第33図



34 /83


第34図




. . .

35 /83

第35図




第36図




37 /83

第37図




38 /83

第38図




39 /83


第39図




第40図



第41図




第42図




43 /83


第43図



第44図




第45図




300: 電源境界

第46図




第47図





300:電源境界

第48図




第49図






300:電源境界

第50図




第51図




300:電源境界

52 /83

第52図




第53図




54 /83

第54図




55 /83

第55図




56 /83


第56図



第57図




第58図




59 /83


第59図




第60図




第61図




第62図




第63図




第64図




第65図




第66図



第67図




第68図




69 /83


第69図



第70図




第71図



キャッシュ メモリPK


72 /83

第72図




73 /83

第73図





第74図



75 /83

第75図






PCT/JP98/02176


77 /83

第77図




78 /83


第78図




79 /83




第80図




第81図



第82図



第83図



International application No.

INTERNATIONAL SEARCH REPORT PCT/JP98/02176 A. CLASSIFICATION OF SUBJECT MATTER Int.Cl⁶ G06F3/06 According to International Patent Classification (IPC) or to both national classification and IPC FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl⁶ G06F3/06 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched 1994-1998 Toroku Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Koho Jitsuyo Shinan Toroku Koho 1996-1998 1971-1998 Kokai Jitsuyo Shinan Koho Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) **DOCUMENTS CONSIDERED TO BE RELEVANT** Relevant to claim No. Citation of document, with indication, where appropriate, of the relevant passages Category* JP, 7-20994, A (Hitachi, Ltd.), 1, 2, 4, 6, January 24, 1995 (24. 01. 95), X 7, 9, 11, Par. Nos. [0040], [0060], [0063], [0080]; 17, 32-36, Figs. 7, 8, 12 & DE, 4422786, A1 40, 41 3, 5, 8, 10, Α 12-16, 18-31, 37-39, 42 See patent family annex. Further documents are listed in the continuation of Box C. later document published after the international filing date or priority Special categories of cited documents: date and not in conflict with the application but cited to understand document defining the general state of the art which is not "A" the principle or theory underlying the invention considered to be of particular relevance document of particular relevance; the claimed invention cannot be earlier document but published on or after the international filing date "F" considered novel or cannot be considered to involve an inventive step document which may throw doubts on priority claim(s) or which is when the document is taken alone cited to establish the publication date of another citation or other document of particular relevance; the claimed invention cannot be special reason (as specified) considered to involve an inventive step when the document is document referring to an oral disclosure, use, exhibition or other combined with one or more other such documents, such combination being obvious to a person skilled in the art document published prior to the international filing date but later than document member of the same patent family the priority date claimed Date of mailing of the international search report Date of the actual completion of the international search August 25, 1998 (25. 08. 98) August 11, 1998 (11, 08, 98) Name and mailing address of the ISA/ Authorized officer Japanese Patent Office

Telephone No.

Facsimile No

発明の属する分野の分類(国際特許分類(IPC))

Int. C16 G06F3/06

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C1° G06F3/06

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報 1971-1998年

日本国実用新案登録公報 1996-1998年

日本国登録実用新案公報 1994-1998年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

C. METOCIOS STON		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
x	JP, 7-20994, A (株式会社日立製作所), 24. 1月. 1995 (24. 01. 95) 段落40, 60, 63, 80, 第 7, 8, 12図 &DE, 4422786, A1	1, 2, 4, 6, 7, 9, 11, 17, 32-36, 40, 41
A		3, 5, 8, 10, 12- 16, 18- 31, 37- 39, 42

□ C欄の続きにも文献が列挙されている。

┃ ┃ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」先行文献ではあるが、国際出願日以後に公表されたも
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの。
- 「&」同一パテントファミリー文献

国際調査を完了した日

11.08.98

国際調査報告の発送日 **25.08.98**

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

- 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員) 野崎 大進

5 E 9289

電話番号 03-3581-1101 内線 3523